基于Matlab/Simulink的數字電路仿真

(玉溪師范學院 信息技術工程學院,云南 玉溪 653100)

數字電路是數字電子技術課程的一個重要內容.在以往的教學中，對于所設計數字電路的正確性和有效性的驗證，是通過學生使用實驗箱搭建電路來完成的,實驗過程不僅費時費力，而且受實驗條件的影響，很難達到預期效果.而運用計算機仿真軟件進行驗證是一種新的實驗途徑，它不需要實驗設備和元器件，只要搭建電路模型進行仿真即可完成，在實驗效率和準確程度上均有很大提高.MATLAB具有強大的圖形處理、符號運算和數值計算功能，其中的動態仿真工具箱Simulink是從底層開發的一個完整的仿真環境和圖形界面.運用Simulink用戶可以完成面向框圖系統仿真的全過程，直觀和準確地達到仿真目標.本文中，筆者以組合邏輯電路和時序邏輯電路為例，介紹Simulink在數字電路仿真中的應用.

1 簡單組合邏輯電路的仿真

在數字電路中，全加器是實現兩個一位二進制數及低位來的進位數相加，求得和數及向高位進位的邏輯電路，將多個一位全加器進行級聯，就可實現多位二進制數的相加.

圖1 全加器仿真模型及驗證結果

表1全加器真值表

Ci-1AiBiSiCi0000000110010100110110010101011100111111

表1為一位全加器的真值表，其中Ai為被加數，Bi為加數，Ci-1為相鄰低位來的進位，Si為輸出本位和，Ci為向高位進位.化簡真值表可得全加器的表達式為：Si=Ai?Bi?Ci，Ci=AiBi+Ci-1(Ai?Bi).根據邏輯表達式，利用Simulink的Logic and Bit Operations子庫中的Logic Operator模塊[1]和其他相關模塊可搭建全加器的仿真電路模型如圖1所示，根據表1分別設置Ci-1，Ai，Bi的值為1、0、1，運行后2個Display模塊所顯示Si、Ci的值為0、1，與真值表一致，說明搭建的仿真電路模型是正確可行的.

2 復雜組合邏輯電路的仿真

兩位二進制乘法器可實現兩個兩位二進制數的相乘，輸出的乘積為一個四位二進制數，設A1、A2、B1、B2分別為兩個乘數的高位和低位，乘積為Y4、Y3、Y2、Y1，其真值表如表2所示.

表2 兩位二進制乘法器真值表

圖2 兩位二進制乘法器仿真電路模型

根據其真值表可得到化簡后的邏輯表達式為：

利用Simulink搭建乘法器的電路模型如圖2所示.根據表2設置A1A2B1B2為1010，運行后，Display模塊顯示0100，仿真結果與真值表一致.

由于兩位二進制乘法器電路比較復雜，用實驗箱搭建實際電路來驗證其設計的正確性，往往很難達到預期結果，而使用Simulink，只要正確搭建電路模型，便可快速地完成驗證.

3 時序邏輯電路的仿真

具有移位功能的寄存器稱為移位寄存器[2]，屬于時序邏輯電路.移位寄存器除了可以寄存數據外，還可以在時鐘脈沖控制下將所存數據向左或向右移位.在移位寄存器中，輸入信號輸入到第一個觸發器的輸入端，前一個觸發器的輸出作為下一個觸發器的輸入，所有觸發器使用同一個時鐘脈沖，信號每經過一個觸發器，就被緩存一次.但實際上，信號通過觸發器是有時延的，當時鐘脈沖的第一個上升沿到來時，信號就被第一個觸發器讀入并送到其輸出端，但此時第二個觸發器還不能讀入這個信號.因為當該信號到達第一個觸發器的輸出端時，時鐘脈沖的上升沿已經結束，因此只有等到下一個上升沿到來時，第二個觸發器才能讀入這個信號.這樣，信號就在每個觸發器的輸出端保持一個時鐘周期，且每個觸發器的輸出端信號依次延遲一個時鐘周期，從而實現信號的移位.采用D觸發器設計一個4位移位寄存器，并使用Simulink搭建仿真電路模型如圖3所示，圖4是仿真運行后示波器的輸出結果.從仿真輸出波形可以看出，只有在時鐘信號的上升沿時，各個觸發器的輸出端Q0、Q1、Q2、Q3才會發生變化，且四個觸發器的輸出依次延遲一個時鐘周期.

圖3 4位移位寄存器仿真電路模型

圖4 4位移位寄存器輸出波形

[1]霍加﹒托和塔森.基于MATLAB的數字電路建模與仿真[J].伊犁師范學院學報:自然科學版，2010(1)：49-52.

[2]侯建軍.數字電子技術基礎:第2版[M].北京：高等教育出版社，2007：36-59.