飛思卡爾智能車大賽賽道信息數(shù)據(jù)的采集

摘 要：飛思卡爾智能車設計大賽是全國170余所高校廣泛參與的全國大學生智能汽車競賽。飛思卡爾智能車大賽提出制作一個能夠自主識別道路的模型汽車，按照規(guī)定路線行進，以完成時間最短者為優(yōu)勝。“飛思卡爾”杯全國大學生智能汽車競賽以最短時間跑完賽道為目標，盡可能地使車模達到“穩(wěn)、快、準”的要求，這不僅要求車模有靈敏、準確的傳感器系統(tǒng)，同時智能車系統(tǒng)的整體設計也是至關重要。飛思卡爾智能車設計大賽根據(jù)道路檢測方案不同分為電磁、光電與攝像頭三個賽題組。主要論述了車模如何通過攝像頭方式來采集賽道信息。通過飛思卡爾智能車采集賽道信息數(shù)據(jù)系統(tǒng)的制作，不僅將所學知識融會貫通，而且能夠培養(yǎng)電子信息工程的應用能力。

關鍵詞：飛思卡爾智能車；攝像頭；單片機

中圖分類號：U469.79 文獻標識碼：A 文章編號：1674-7712 （2015） 02-0000-01

飛思卡爾智能車設計大賽是全國多所高校廣泛參與的全國大學生智能汽車競賽。2006年舉辦首屆比賽以來，到如今已舉辦了9屆比賽。飛思卡爾智能車設計大賽受到了越來越多高校的關注和更多大學生的參與。“飛思卡爾”杯全國大學生智能汽車競賽以最短時間跑完賽道為目標，盡可能地使車模達到“穩(wěn)、快、準”的要求，這不僅要求車模有靈敏、準確的傳感器系統(tǒng)，同時智能車系統(tǒng)的整體設計也是至關重要。

飛思卡爾智能車設計大賽根據(jù)道路檢測方案不同分為電磁、光電與攝像頭三個賽題組。使用車模通過感應由賽道中心電線產生的交變磁場進行路經檢測的屬于電磁組；使用車模通過指定的線陣CCD器件或者分立的光電管傳感器獲得一維連續(xù)或者離散點賽道信息的屬于光電組；使用攝像頭進行賽道信息檢測的車模屬于攝像頭組。本文主要論述車模如何通過攝像頭方式來采集賽道信息。目前市面上常見的攝像頭型號有OV7620、OV6620、OV7670、OV7171等型號，本文以攝像頭OV7620為例來介紹賽道信息的采集。OV7620是一款數(shù)字輸出彩色攝像頭模塊，它使用OmniVision公司的CMOS圖像傳感器。OV7620集CMOS技術與數(shù)字接口技術于一體，是一款高質量視頻圖像應用的低價格解決定方案，它被廣泛應用在網絡攝像頭、攝像手機等產品中。這款數(shù)字視頻攝像頭提供了連續(xù)的8/16位寬的圖像數(shù)據(jù)流。OV7620支持VGA與QVGA兩種圖像格式，默認是VGA格式的。它的最高像素是：664×492，幀速率為30fps。OV7620主要引腳功能為

VSYNC：垂直同步脈沖，即場同步輸出。

HREF：水平有效數(shù)據(jù)輸出窗口，即行同步輸出。

PCLK：像素時鐘輸出，用于像素同步有效的數(shù)據(jù)

Y[7：0]：8位亮度數(shù)據(jù)總線。

VCC：直流5V電源。

GND：直流電源共地。

數(shù)字攝像頭OV7620輸出圖像時，一般都是從左到右，從上到下逐個輸出。如圖1所示

攝像頭OV7620工作時的同步信號時序如下：垂直同步信號VSYNC為兩個正脈沖之間掃描一幀的定時，即完整的一幀圖像在兩個正脈沖之間；水平同步信號HREF掃描該幀圖像中各行像素的定時，即高電平時為掃描一行像素的有效時間；像素同步信號PCLK為讀取有效像素值提供同步信號，高電平時輸出有效圖像數(shù)據(jù)，低電平時數(shù)據(jù)無效。假如當前圖像窗口大小為320×240，則在VSYNC兩個正脈沖之間有240個HREF的正脈沖，即240行；在每個HREF正脈沖期間有320個PCLK正脈沖，即每行320個像素。這就是VSYNC、HREF、PCLK三個同步信號之間的關系。OV7620同步信號時序如圖2所示。

對于OV7620來說，行信號HREF與場信號VSYNC的時間比較長，單片機足以捕捉到；在OV7620的3個同步信號中，PCLK的周期最短。當OV7620使用27MHz的系統(tǒng)時鐘時，默認的PCLK的周期為73ns。而單片機的中斷響應時間遠遠大于這個值。一般單片機的最大中斷延遲時間為27個處理器指令周期，最小延遲時間為4個指令周期，再加上中斷服務時間、現(xiàn)場恢復時間等，完成一次中斷響應的時間要大于7～30個指令周期。假如單片機的系統(tǒng)頻率為64MHz時，它的中斷響應時間遠大于0.2～0.6μs，遠遠大于PCLK的周期73ns，也就是說單片機的外部中斷很難捕捉到PCLK這個像素同步信號，也就無法通過單片機的外部中斷做到單片機和攝像頭的同步。

如何通過單片機來采集攝像頭輸出數(shù)據(jù)呢？一般有3種方法。第一種方法：使用for循環(huán)延時采集。

（1）需要采集圖像時，開場中斷。

（2）場中斷來了就開啟行中斷，關閉場中斷。

（3）行中斷里用for循環(huán)延時采集像素，可以在行中斷里添加標志位，部分行不采集，即可跨行采集。

（4）行中斷次數(shù)等于圖像行數(shù)時即可關閉行中斷，標志圖像采集完畢。

第二種方法：使用場中斷和行中斷，DMA傳輸

（1）需要采集圖像時，開場中斷。

（2）場中斷來了，開行中斷和初始化DMA傳輸。

（3）行中斷來了就設置DMA地址，啟動DMA傳輸。如果先過濾部分行不采集，則設置一個靜態(tài)變量，每次行中斷來了都自加1，根據(jù)值來選擇采集或不采集某些行。

（4）每個PCLK上升沿來了都觸發(fā)DMA傳輸，把攝像頭輸出的值讀取到內存數(shù)組里。當觸發(fā)n次（n=圖像列數(shù)目）后就停止DMA傳輸。

（5）行中斷次數(shù)等于一幅圖像的行數(shù)，或者等待下一個場中斷來臨就結束圖像采集，關閉行中斷和場中斷。

第三種方法：在單片機和攝像頭中間加入緩存芯片F(xiàn)IFO來實現(xiàn)數(shù)據(jù)的采集。在高速圖像處理的設計中，往往主處理器需要進行高速的算法處理，所以系統(tǒng)都采用圖像采集和圖像處理分開的方法來協(xié)調兩者之間的同步，因此本系統(tǒng)使用FIFO芯片AL4V8M440作為OV7620與單片機之間的數(shù)據(jù)緩存，通過設計一定的邏輯電路，使OV7620自動地將圖像數(shù)據(jù)寫入FIFO，同時單片機開始從FIFO讀出數(shù)據(jù)。系統(tǒng)設計結構框圖如圖4所示。

AL4V8M440內部包括一個輸入/輸出緩存，寫數(shù)據(jù)寄存器，讀數(shù)據(jù)寄存器，1024K×8的存儲陣列和邏輯設計部分，邏輯設計部分可以充分利用地址和控制讀/寫數(shù)據(jù)：

DI[7..0]，輸入DI管腳輸入8bit的數(shù)據(jù)，數(shù)據(jù)輸入由WCK時鐘同步，數(shù)據(jù)在WCK時鐘的上升沿被捕獲。

WE，輸入WE作為輸入信號控制8bit的輸入數(shù)據(jù)的寫和寫指針的操作。

IE，輸入IE作為輸入信號控制8bit輸入數(shù)據(jù)管腳的使能/關閉。在WE使能時，內部的寫地址指針總是在WCK的上升沿進行增加，不管此時IE是什么電平。

WCK，輸入WCK是輸入管腳的寫時鐘，輸入的寫數(shù)據(jù)通過WCK來同步。

WRST，輸入復位寫地址指針到0。

DO[7..0]，輸出8bit數(shù)據(jù)，數(shù)據(jù)輸出由RCK時鐘同步，數(shù)據(jù)輸出在RCK的上升沿被捕獲。

RE，輸入控制8bit輸出數(shù)據(jù)的讀和讀指針操作。

OE，輸入控制8bit數(shù)據(jù)輸出管腳的使能/關閉。在使能RE的情況下，不管OE是什么電平，內部讀地址指針總是在RCK的上升沿增加。

RCK，輸出數(shù)據(jù)使用RCK進行同步。

RRST，輸入復位讀地址指針到0。

為了將OV7620輸出的圖像信號自動地存入FIFO，只需要通過一個“與非門”就能產生符合FIFO要求的寫時序。將幀同步信號VSYNC引入單片機中斷輸入口，復位后WEE置0，“與非門”關閉，輸出1。當單片機檢測到VSYNC上跳下跳后，WEE輸出1，打開“與非門”。當OV7620輸出有效像素時，HREF為高，則FIFO的WE為低，寫輸入全部使能（如圖4）。PCLK高電平時像素數(shù)據(jù)有效，PCLK接WCK，根據(jù)PCLK的上升沿，即WCK得上升沿，觸發(fā)FIFO鎖存OV7620輸出的圖像數(shù)據(jù)。

AL4V8M440為8Mbits（1024K×8-bit）FIFO存儲器提供了完全相互獨立的8bit的輸入和輸出端口，這使得可以在最大80MHz的速率下進行操作。存儲器內建的地址和指針控制電路使得存儲器的接口非常簡單易用，這大大減少了設計時間。制造時使用嵌入式高密度存儲陣列單元，AL4V8M440使用具有外擴控制功能的高性能處理技術，包括寫掩、讀忽略等，這使得對于PIP、數(shù)字TV、安全系統(tǒng)和視頻攝像應用所使用的非線性以及區(qū)域性的讀寫FIFO進行簡單操作。擴展的AL4V8M440數(shù)據(jù)總線寬度很可能被多個AL4V8M440芯片所并聯(lián)使用。為了獲得更好的設計彈性，AL4V8M440的極性控制信號是可選的。讀寫控制信號，如讀/寫使能，輸入/輸出使能等，可以被置為低電平或高電平通過使/PLRTY信號分別為高電平或為低電平。

以上介紹了攝像頭數(shù)據(jù)的三種采集方法，各有優(yōu)缺點。第一種方法而言，攝像頭OV7620的PCLK周期性輸出，只有高電平數(shù)據(jù)有效，低電平數(shù)據(jù)無效。由于單片機和攝像頭不能同步，只是憑借循環(huán)去讀取I/O口的圖像數(shù)據(jù)，有極大的可能性讀到PCLK的低電平即無效數(shù)據(jù)，在上位機呈現(xiàn)的就是噪點，也就是圖像數(shù)據(jù)讀取的不清晰、不準確，影響到了智能車對賽道的準確判斷。第二種方法來說，如果單片機帶有DMA控制器，并且具有更高處理速度的ARM芯片，可大大提高整個圖像采集系統(tǒng)的速度。例如，采用具有ARM9內核的S3C2410，其最高系統(tǒng)頻率達203MHz，完成一次DMA傳送的時間約為30ns。小于默認的PCLK的周期73ns，可以實現(xiàn)30fps的圖像采集速度。此圖像采集系統(tǒng)極大地簡化了系統(tǒng)結構，圖像數(shù)據(jù)的采集與處理均由ARM芯片完成，因而降低了數(shù)據(jù)中轉過程中傳輸錯誤的幾率，提高了采集的可靠性。但是飛思卡爾智能車設計大賽所指定使用的單片機大多不具有DMA模塊。第三種方法來說對單片機的性能要求的很低，一般單片機都能通過此系統(tǒng)的設計方法實現(xiàn)對攝像頭數(shù)據(jù)的采集，但是電路設計相對復雜。以上對攝像頭數(shù)據(jù)采集的三種方法的優(yōu)劣進行了討論，希望在這能對大學生智能車競賽起到拋磚引玉的作用。

參考文獻：

[1]卓晴，黃開勝，邵貝貝.學做智能車———挑戰(zhàn)“飛思卡爾”杯[M].北京：北京航空航天大學出版社，2010.

[2]邵貝貝.單片機嵌入式應用的在線開發(fā)方法[M].北京：清華大學出版社，2012.

[作者簡介]李曉強（1978.12-），男，河南洛陽人，教師，研究生，研究方向：移動通信。