基于SEC-DED的抗SEU星載MIMO檢測算法

高 山，王大鳴

(信息工程大學,河南 鄭州 450002)

目前國內外研究機構都針對衛星LTE體制展開了廣泛研究，2011、2012年韓國和我國分別向 ITU組織提交了基于LTE通信體制的衛星移動通信系統標準化草案，標志著LTE通信體制將成為未來衛星移動通信的主流通信體制。MIMO作為LTE通信體制的核心技術之一，能夠提高頻譜利用率,增大系統容量[1],然而將MIMO檢測應用于星上設計面臨星上資源受限和易受空間輻照影響兩項難題,需尋求低開銷抗SEU的MIMO檢測算法。

星載平臺算法層面上的抗單粒子翻轉設計主要有ABFT(Algorithmic-Based Fault Tolerance)[2]和RPR(Reduced-Precision Redundancy)[3]。ABFT設計在矩陣階數較小時資源占用率高，且增加了處理時延。RPR設計降低了資源占用率，有良好的抗輻射性能，但會降低數據精度。硬件層面上抗SEU(Signal Event Upsets)的方法主要有擦洗、糾錯編碼、動態重構等，其中應用最為廣泛、最為有效的是TMR技術，該設計可以檢測和糾正錯誤，但資源占用率高。針對基于TMR架構的MIMO檢測算法資源開銷大、功耗大的問題，本文在海明校驗碼[4]的基礎上，提出了一種基于SEC-DED(Single Error Correction-Double Error Detection)的抗SEU的星載MIMO檢測算法。

1 MIMO檢測算法分析

假設MIMO信道矩陣為H，接收信號為y，發送信號為x。則MIMO的系統模型可表示為：

其中,n為信道噪聲，功率為δ2，其線性檢測算法ZF和MMSE可分別表示為：

由式(2)、式(3)可以看出線性檢測算法復雜度為 2M3(M為MIMO的天線數量)。分析其資源占用率高的原因，主要是矩陣的乘積和求逆運算包含大量的乘法運算，以收發天線數量等于2為例，實際使用22個乘法器，每個乘法器占用的實際資源約為(3×N+N2)個LUT(N為數據位寬)[5]。且星載平臺采用的抗SEU設計會進一步增加資源占用率。因此本文以降低乘法運算資源占用率為切入點，給出一種基于SEC-DED的抗SEU乘法運算設計，通過降低算法中數乘運算的資源占用率來降低算法整體的資源占用率，并提高抗SEU性能。

2 星載MIMO檢測算法設計

SEC-DED星載MIMO檢測的乘法算法采用類SEC-DED海明校驗碼設計，其基本原理是將有效數據按某種規律分成若干組。每組安排1個校驗位進行奇偶校驗。在1個數據組中加入幾個校驗位，增大數據代碼間的碼距，當某一位發生變化時會引起校驗結果發生變化，不同數位上的錯誤會得出不同的校驗結果，從而實現檢錯和糾錯。

本文將長度為N的數據分隔為等長的兩部分，分別記為 A、B，長度為N/2，輸出數據記為 C，長度為 2N。由于乘法器資源占用與數據位寬的平方成正比，數據位寬降低一半，乘法器資源節約3/4。同時為實現抗SEU性能，即自檢錯糾錯功能，對乘法器輸入數據SEC-DED海明校驗設計。將截斷的數據分別記為 A_1、A_2、B_1、B_2，由于有效數據位位數為2，按海明校驗碼設計至少需要 2位校驗碼， 分別記為 V_1、V_2、W_1、W_2， 其中V_1=A_1+A_2、V_2=A_1-A_2、W_1=B_1+B_2、W_2=B_1-B_2。本設計系統模型如圖1所示。

圖1 系統模型

2.1 檢錯

為完成矩陣向量的檢錯和糾錯，引入兩個標志量K和 P，定義如下：

判斷矩陣向量是否發生錯誤，只需要判斷K和P是否為0，以及K+P是否為0，三者結合可判斷出矩陣向量發生錯誤的數據塊位置，以此檢測出故障位置，詳述如下：

如果K=0并且P=0，則沒有錯誤發生；

如果K=0并且P≠0，則C_4計算過程錯誤；

如果K≠0并且P=0，則C_3計算過程錯誤；

如果 K≠0并且 P≠0，則計算 K+P，當 K+P=0時，C_2計算過程錯誤；當K+P≠0時，C_1計算過程錯誤。

2.2 糾錯

由于只需要保證C_1和C_2計算正確，即只需要在C_1和C_2計算錯誤時及時糾正即可。在2.1節方式發現故障位置的基礎上，用錯誤的C_1或C_2減去K或者加上P即可獲得正確數值。以式(7)為例:

假設計算C_2時，受單粒子翻轉影響，其值被錯誤地計算為5.1，此時:

目前主流的移動應用開發方式可分為Native App、Hybrid App和Web App三種。Hybrid App是Native App和Web App的中庸產物，既具有Native App良好用戶體驗的特點，又具有Web App跨平臺的特性。Hybrid App是一種十分具有潛力的移動應用開發模式，按網頁技術與原生應用技術的混合程度可以分為三類：多View混合型、單View混合型以及Web主體型[2]。

由式(8)、(9)可知，K≠0、P≠0 并且 K+P=0,判定 C_2計算錯誤，則正確的C_2應為 C_2′-K=5.1+0.4=5.5。

由2.1和2.2節可知，如果K或P中有且僅有一個為0，則“校驗和”的計算過程中發生錯誤，乘法器核工作正常，輸出結果不受影響，此時可以重新計算一下 “校驗和”，并對錯誤的“校驗和”計算模塊重構復位；如果K、P都為0時，不需要做任何處理，可視為沒有發生單粒子翻轉；如果K和P同時不為零，則計算K+P：當K+P=0時，C_2計算錯誤；C_1正確的計算結果為C_1-K；當K+P≠0時，C_1計算錯誤；C_1正確的計算結果為C_1-K。

3 性能比較

3.1 資源占用比較

為了驗證本文所提算法具有資源占用率小的優勢，本文針對 MMSE、ZF兩種算法，對不同數據位寬下的3種設計，相比無抗SEU性能算法的資源的占用增加率進行仿真實驗，其結果如圖2所示。可以看到，基于SEC-DED的MIMO檢測算法在數據位寬為12～20時，資源消耗率最低。當數據位寬高于20時，RPR設計資源占用率最低，其主要原因是RPR設計比SEC-DED少使用(N/2)2面積的乘法器資源，但使用較多的移位和加減運算。

圖2 MIMO檢測算法理論資源占用增加率

為分析所提算法的實際資源占用率，本文基于Xilinx公司的xc5vlx50t-ffg1136c芯片進行了仿真實驗，將基于SEC-DED設計的迫零檢測算法與TMR和RPR在資源占用率和抗SEU性能等方面作比較。仿真條件：以線性檢測算法ZF為例，收發天線數Nt=Nr=2，調制方式 BPSK，數據位寬16，采用Q11定標法。仿真結果和資源占用情況如表1所示。

測試結果表明：基于SEC-DED設計的ZF檢測算法相比于TMR和RPR設計有一定時延，但SEC-DED和RPR設計資源占用率優于TMR設計。其中SEC-DED設計比TMR設計的資源占用率下降約1/4,與理論值相符。SEC-DED與RPR設計相比,降低了芯片資源占用率。

表1 迫零檢測資源占用和時延

3.2 誤比特率

為分析所提基于SEC-DED的MIMO檢測算法的誤比特性能，本文模擬在星載MIMO檢測算法發生單粒子翻轉的條件下，對基于SEC-DED的ZF和MMSE檢測算法在不同信噪比下的誤比特率進行仿真，并與基于RPR和TMR設計的MIMO檢測算法進行對比。仿真條件為萊斯信道，收發天線數Nt=Nr=2，信號采用BPSK調制。仿真結果如圖3所示。

圖3 MIMO檢測算法誤比特性能隨SNR變化曲線

從圖3可以看出，基于SEC-DED的MIMO檢測算法的誤比特性能與基于TMR設計的MIMO檢測算法相比無明顯變化。在BER相對較大時，基于RPR設計MIMO檢測算法的誤比特性能明顯惡化。當BER較小時，三種設計的誤比特性能相當。其主要原因是，降低精度相當于在MIMO檢測額外引入了一定量的“噪聲”，當BER較大時，降低精度對算法的影響遠遠大于信道噪聲對系統的影響，此時降低精度引入的“噪聲”起決定性作用，使得誤比特率不隨SNR增大而變化。當信道環境較差時，信道噪聲起主要作用，降低精度引入的“噪聲”對算法的影響很小，使得基于以上三種設計的MIMO檢測算法誤比特性能相當。

4 抗SEU性能測試

對所提算法的抗SEU性能測試，本文以ZF檢測算法為例，通過Xilinx提供的后端工具FPGA Editor，隨機修改電路范圍內的 LUTs、Block RAM、IO標準等進行測試，進行5 000次故障注入，測試結果如表2所示。

表2 故障注入測試結果

從表2中可以看出,基于SEC-DED的迫零檢測算法與TMR設計相比，降低了發生軟錯誤的概率,軟錯誤減少了約25%，提高了抗SEU能力。主要原因是SEC-DED設計的資源占用率下降,受輻射面積減少。基于SECDED的迫零檢測算法與RPR設計相比,發生軟錯誤的概率相當,抗SEU性能略優于RPR設計。

綜合仿真和測試結果可以看到，基于SEC-DED的MIMO檢測算法抗SEU性能最好。此外,與TMR設計相比，誤比特性能相當，但節約了大量資源。與RPR設計相比，在數據位寬8～20時，資源占用率低于RPR設計,且誤比特性能優于RPR設計。因此基于SEC-DED的MIMO檢測算法綜合性能最好,更適用于星載平臺。

[1]李靖,李建海,劉玉廣,等.LTE系統中MIMO傳輸模式性能分析與仿真[J].電子技術應用,2012,38(10):103-105.

[2]JACPBS A,CIESLEWSKI G,GEORGE A D.Overhead and reliability analysis of algorithm-based fault tolerance in FPGA systems[C].Field Programmable Logic and Applications(FPL),2012 22nd International Conference on.IEEE,2012.

[3]SULLIVAN M A,LOOMIS H H,ROSS A A.Employment of reduced precision redundancy for fault tolerant FPGA applications[C].Field Programmable Custom Computing Machines,2009.FCCM′09.17th IEEE Symposium on.IEEE,2009.

[4]Xilinx.LogiCORE IP Multiplier v11.2[EB/OL].http://www.xilinx.com/support/documentation/ip_documentation/mult_gen_ds255.pdf March 1,2011.

[5]何秉姣,劉科.SEC-DED海明校驗碼算法研究及其FPGA實現[J].中南民族大學學報(自然科學版),2012,31(3):89-92.