對基于C55x系列DSP在基帶信號處理當中的應用與實現(xiàn)探析

摘 要：本文對于C54x與C55x這兩個系列當中的DSP區(qū)別與特點分析，結合筆者書參與的某科研項目，對立足于C55x系列DSP實現(xiàn)處理基帶信息過程當中的交織/去交織、卷積編碼、加擾/去擾以及維特比譯碼等這些信道當中的編解碼進行詳細介紹，相信本文所做的研究對于相關課題的研究有著一定能個的借鑒效果。

關鍵詞：C55x系列；基帶信號處理；應用

中圖分類號：TN929.5 文獻標識碼：A 文章編號：1674-7712 （2013） 18-0000-01

由于所謂的DSP芯片也可以將其稱之為數(shù)字信號處理器，這種微處理器所適用的則是處理數(shù)字信號。而在開發(fā)產品的過程當中，則必須實時處理相關信息，屬于在有限的時間內系統(tǒng)必須完成指定處理外部輸入的信號，也屬于更新信號的速度則應該小于處理信號的速度，所具備的DSP芯片的數(shù)據(jù)流程方式、指令系統(tǒng)與處理器結構則對于處理事實信號的要求比較容易滿足。在所有的電子與信息的領域當中已經幾乎都應用DSP技術，由于篇幅的問題在這里并不需要對其做出羅列，而對于DSP原理與結構也就沒必要介紹，這主要是由于比較多的該方面資料與書籍。本文通過對筆者立足于C5510系列DSP負責完成參與的某科研項目處理基帶信號的感悟，通過在處理基帶信息過程當中對C55x系列DSP的實現(xiàn)與應用的研究，這主要是有著比較多的C54x系列DSP資料的介紹，相對來說，有著比較好的資料與書籍對C55x系列DSP進行介紹。即便C54x與C55x這兩個系列都是屬于C5000，可是很多書籍與資料的觀點也僅僅是一筆帶過從軟件當中C54x與C55x兩個系列則是屬于完全兼容。立足于DSP的開發(fā)者的角度來看，這件事情絕對不是簡單的，而所需要考慮的不但是要做到實現(xiàn)其功能，還應該去積極考慮對資源的利用與優(yōu)化。有鑒于此，這就存在著必要對于立足于C55x在C54x基礎上的改進功能進行研究，更進一步對應用C55x問題探討做出有效嘗試。

一、比較分析C54x與C55x

通過研究發(fā)現(xiàn)，C54x這一系列其主要的針對處理高性能與低消耗的高速實時信號而專門設計出來的一種定點GSP，主要是在無線通信系統(tǒng)當中進行廣泛應用，而該系列產品的CPU則具備以下的特征：

（1）由于有著單獨的程序地址產生單元與數(shù)據(jù)地址產生單元，這樣就可以實施一個些操作或者是三個讀操作；

（2）存儲、選擇以及比較等單元可以加速執(zhí)行維特比譯碼；

（3）40bit算術邏輯單元加上兩個40bit的累加器與一個40bit的移位器，以便能夠做到對雙16bit或者是32bit的運算予以支持；

（4）在一個周期范圍內可以借助于專用的指數(shù)編碼器完成運算累加器當中的40bit數(shù)值；

（5）在一個周期內借助組合一個40bit專用加法器與17bit乘以17bit的硬件乘法器來對乘加運算完成；

（6）通過對哈佛結構的改進，在這一結構當中包含著一條程序總線，三條數(shù)據(jù)項以及四條地址總線。

通過和之前的C54x進行比較，所開發(fā)的C55x則是借助于功能單元的增加，提高了五倍綜合性能，可是從功耗上來看，與C54x相比則有有著六分之一功耗。為做到對代碼效率的提高，在C55x當中則是實施變長指令，通過對并行機制的增強以便做到對循環(huán)效率的提高，這不但能夠做到對硬件資源的增加，還可以對資源管理予以優(yōu)化，這就極大的提高性能，往往其所具備的處理能力能夠達到400～800MIPS。從CPU的功能單元方面，C55x則則做出以下擴展：增加了一個乘加單元；增加四個累加器；增加了兩條總線；增至四個臨時寄存器；增加了一個16bit的ALU。

受到變化的結構影響，在設計系統(tǒng)的過程當中則必須要對C54x寄存器與C55x兩者之間所存在的變化關系高度重視，特別是在設計C55x環(huán)節(jié)上實施的模式與C54x兼容，絕對不僅僅是對模式增強。即便C54x能夠做到被C55x兼容，C54x的指令也能夠在C55xDSP當中運行，可是這兩個系列顯得完全不同，從指令上來看，C55x則對其實施比較大幅度的簡化。

二、在處理基帶信號過程中對C5510的應用

在以下的篇幅當中則對于筆者所參與的某項目有效結合討論在通信系統(tǒng)當中處理基帶信號對于C5510的應用于實現(xiàn)，可是受到篇幅的局限，在這里也僅僅列出系統(tǒng)流程，而將源代碼省略。

一是處理基帶信號過程當中DSP的任務。DSP在處理本系統(tǒng)的基帶信號的過程當中，其主要是針對數(shù)據(jù)所實施相應的交織和解交織、加擾和解擾、成幀（或子幀）和拆幀、交織和解交織等處理。而在這里必須率先隨機化加擾，往往是使用外同步預置式，使用n=17級的m序列，隨后再實施（2，1，7）卷積編碼，約束長度K=7的卷積碼，生成多項式為（用8進制表示）：1+D+D^2+D^3+D^6=（171），八進制g1=171，G1=1+D^2+D^3+D^5+D^6=（133），八進制，g2=133，故每次編碼前需加尾比特K-1=6位.編碼后一子幀內的比特數(shù)為50（考慮了在一個大幀范圍內對控制信息比特所占傳輸速率的補償）。再加上每個子幀的控制信息比特（如子幀數(shù)據(jù)類型比特）后，一個子幀的有效比特數(shù)為56，然后經過7×8的分組塊交織，加上8比特同步保護碼，最終成為一個64bit的子幀，經緩存等處理后送給調制器。

二是立足于C5510基帶信號處理實現(xiàn)。加擾使用n=17級的m序列來實現(xiàn)，其生成多項式的8進制表示為g=400011，多項式f（x）=x17+x3+1，有三個反饋抽頭。并采用外同步預置式，減少誤碼擴散。每傳送一個大幀（含20個子幀），觸發(fā)預置式脈沖一次，脈沖預置可用軟件方式實現(xiàn)。加擾和去擾只需循環(huán)使用C55x的XORsrc，dst就可以解決，因而不需詳說。

參考文獻：

[1]吳小玲.數(shù)字信號處理器的選擇及應用[J].科技創(chuàng)新導報，2010（18）.

[2]林健新.淺談DSP數(shù)字信號處理器的特性及應用[J].科技風，2010（05）.

[3]張俊輝，陳賢亮.TMS320C55X系列DSP在基帶信號處理中的應用與實現(xiàn)[J].通信技術，2007（11）.