空間單粒子鎖定效應研究

薛玉雄 楊生勝 陳羅婧 曹 洲 把得東 安 恒 郭 剛

1（蘭州空間技術物理研究所 真空低溫技術與物理重點實驗室 蘭州 730000）

2（航天東方紅衛星有限公司 北京100096）

3（中國原子能科學研究院核物理所 北京 102413）

空間輻射環境中的帶電粒子易誘發 CMOS器件發生單粒子鎖定(single-event latchup, SEL)現象，器件停止工作，并出現大電流狀態，只有斷開電源重新供電，才能解除器件的鎖定狀態。若不及時發現并采取措施，這種過電流狀態產生的熱量會損壞器件，進而拉低總線電壓，甚至毀壞星上的二次電源，使用相同二次電源的其他儀器的工作可能受到影響，導致航天器的部分功能異常，使航天器電子設備失效，引起航天器發生災難性事故[1–3]。隨著半導體技術和航天器技術的發展，航天器的系統功能和結構日益復雜，其電子設備使用的電子元器件的集成度更高、尺寸更小、性能更高、速度更快，如大容量高性能的存儲器、微處理器和FPGA等控制器件。它們以 CMOS工藝居多，都存在發生 SEL的物理機制，對空間 SEL更敏感?？臻g用 CMOS器件的抗 SEL設計廣受關注，而合理、有效的抗SEL設計，基于對CMOS器件的SEL特征的充分了解。

1 SEL機理及測試方法

1.1 SEL機理

CMOS器件產生SEL現象，源于體硅CMOS器件固有的 pnpn四層結構，形成一個寄生可控硅(SCR, Silicon Controlled Rectifier)。圖 1為 P阱CMOS反相器剖面及pnpn四層結構等效電路圖。

由圖1，在適當的觸發條件下，P阱電阻RW或襯底電阻RS上的電壓降會使寄生的縱向NPN或橫向PNP三極管導通，產生電流正反饋，最終導致兩個寄生三極管達到飽和，并維持飽和狀態(即寄生SCR導通)，在CMOS反相器中造成從VDD到–VSS的大電流通路，這就是CMOS器件的SEL。

圖1 體硅CMOS反相器剖面及等效電路示意圖Fig.1 Cross-section of a CMOS inverter architecture, with the parasitic bipolar SCR structure, making it susceptible to SEL.

要使CMOS器件產生SEL，須具備如下條件：(1) 存在一定的觸發信號；(2) 寄生三極管處于正向偏置狀態，且二者電流放大倍數乘積大于 1，即：βPNP×βNPN>1；(3) 電源VDD可提供足以維持鎖定狀態的電流。

目前，空間高能帶電粒子引起CMOS器件鎖定的機理仍在研究之中，其中電流聚集模型(漏斗效應)是解釋SEL的重要理論模型之一。通常認為：帶電粒子轟擊CMOS器件，沿粒子軌跡電離出大量電子-空穴對，當這些載流子通過漂移和擴散被芯片中的靈敏PN結大量收集時，會形成鎖定觸發信號。如條件(2)、(3)也同時存在，則會引起 CMOS器件發生SEL。鎖定狀態被觸發后，如不加保護，其后果將直接導致該器件的過流燒毀及其所在儀器、乃至航天器的損壞。

1.2 SEL測試方法

由于發生單粒子鎖定區的電流將大幅度增加，所以大部分集成電路的單粒子鎖定研究都用電源輸入端的電流變化確定單粒子鎖定現象，并將它作為單粒子鎖定的主要特征。由圖 2，在鎖定狀態被觸發后，若輸入電流滿足鎖定維持電壓、電流條件，器件輸入電流就會迅速增加，形成鎖定大電流，如圖2中Region II(鎖定觸發區)所示。在維持電壓、電流點以上，器件都處于單粒子鎖定狀態；在鎖定維持電壓、電流點以下，鎖定狀態開始被解除，且輸入電流縮小到幾mA，如圖2中Region I所示。

圖2 單粒子鎖定電流與電壓特性示意圖Fig.2 Current-voltage characteristics of a four-region structure showing the two possible working points. The dashed line shows the negative-resistance region.

SEL試驗中，通過監測電路中電源電流突然增加的方法測試器件的SEL現象，通常用計算機控制的可編程電源，在很短時間內(幾ms)迅速關斷電源，使被測器件不至于燒壞；或采用圖3線路，在控制電路中加入一個內部電壓比較器，測量采樣電阻R的壓降以監視電流變化。當電流超過規定值時，電壓比較器通過與參考電壓比較，發出信號，切斷電源開關，保護被試器件。當電源輸入端關閉，鎖定大電流降落后，在C點測得R上的電流值就是鎖定保持電流值。

2 典型器件SEL試驗

在 SEL測試的控制電路中設計了高精密比較器和限流電阻，通過微處理器監測采樣限流電阻R的電壓變化(用電壓變化實現電流監測)，當限流電阻壓降大于正常值(或超過規定值)時，電壓比較器通過與參考電壓比較，微處理器程序發出信號，切斷電源開關(人工或通過計算機控制繼電器來斷電)，保護被試器件。同時用微處理器中的定時器進行一定時間的計時，直到SEL現象被消除，定時器通知監控芯片，計時結束(控制的時間一般為 1–10 s，時間可根據具體實際情況來設定)，給測試樣品恢復供電。待重啟后，上報上位測控計算機一次SEL，并記錄電流范圍，從而實現了對單粒子鎖定試驗測試。

圖3 典型的SEL試驗電路原理圖Fig.3 Typical SEL test circuit schematic.

2.1 靜態存儲器SEL試驗

研究對象為空間用器件Harris 6116、HM65162、IDT71256和 MT5C1008C-25L，SEL測試方法同§1.2，試驗測試系統結構見圖4。其中Harris 6116、HM65162器件的 SEL試驗在原子能研究院 HI-13串列加速器上完成，IDT71256和MT5C1008C-25L器件試驗在蘭州近代物理研究所 HIRFL加速器上完成。試驗中輻照離子的特性見下表1所示。實驗獲得的SEL截面及電流變化數值見表2，發生SEL時器件電流增加了數百mA，遠大于正常工作電流，不同器件發生SEL飽和電流相差較大。

圖4 靜態存儲器SEL測試系統組成框圖Fig.4 Latchup test structure and measurement setup for SRAM.

表1 輻照離子參數Table 1 Radiation heavy ion parameters.

表2 Harris 6116、HM65162、IDT71256和MT5C1008C-25L器件SEL試驗數據Table 2 SEL data (in cm2) for the Harris 6116, HM65162, IDT71256 and MT5C1008C-25L samples tested.

2.2 典型微處理器SEL試驗

取空間用器件Intel 80C31和BM3802為研究對象，SEL測試方法同上，試驗測試系統如圖5所示。Intel 80C31微處理器試驗在原子能研究院核物理所HI-13串列加速器上完成。實驗獲得的SEL數據見表3，發生SEL時器件電流增加了數百mA，遠大于正常工作電流，同一器件發生SEL飽和電流也有一定的差異。

圖5 微處理器SEL測試系統組成框圖Fig.5 Latchup test structure and measurement setup for microprocessor.

表3 Intel 80C31微處理器SEL試驗數據Table 3 SEL data for the Intel 80C31 samples tested.

BM3802微處理器是基于 SPARC V8結構、AMBA總線的高性能32位RISC嵌入式處理器，采用0.18 μm的CMOS工藝制造。利用蘭州空間技術物理研究所锎源單粒子效應模擬系統 CASES(Californium Assessment for Single event Effects System)進行了試驗。在整個試驗過程中，發現有時出現微鎖定、SEL飽和電流略大于正常工作電流。通過試驗獲得的SEL數據見表4。雖然重離子均等概率地照射到器件所有單元，但測試每一單元時，由于測試不同單元的程序差異，同時SEL發生與局部電路工作狀態相關，導致了試驗中各單元SEL截面的略有不同。

表4 BM3802微處理器SEL試驗數據Table 4 SEL data for the BM3802 samples tested (in cm2).

2.3 典型FPGA器件SEL試驗

試驗中選取了工業級 A42MX36芯片(美國Actel公司，54000門)為研究對象，SEL測試方法同上。利用蘭州空間技術物理研究所的激光模擬系統PLSS(Pulsed Laser Simulate System)和锎源單粒子效應模擬系統CASES完成了試驗研究。

A42MX36是反熔絲型FPGA，采用先進的0.45 μm CMOS工藝設計，可支持多種接口標準，內部時鐘頻率可達250 MHz。通過試驗研究獲得了SEL門檻電流、能量閾值、截面及隨時間變化特征，見表5和表6。試驗中出現單粒子微鎖現象，小的SEL飽和電流大小略有不同。器件SEL電流遠大于正常工作電流，同一批器件之間的SEL的飽和電流大小略有不同。

表5 脈沖激光模擬A42MX36器件SEL試驗數據Table 5 SEL data for the A42MX36 samples tested by pulsed laser.

表6 A42MX36器件锎源模擬試驗數據(LET = 43 MeV·cm2/mg)Table 6 SEL data for the A42MX36 samples tested by 252Cf isotope source(LET = 43 MeV·cm2/mg).

3 SEL防護技術

在整個 SEL試驗過程中，不同器件發生 SEL飽和電流及持續時間相差較大，即使同一批器件也會有一定的差異，小的 SEL飽和電流只有幾十毫安，大的可達數百毫安，甚至達到安培級。有時還可能出現微鎖定、飽和電流略大于正常工作電流。另外由于空間環境的輻射作用，器件承受的輻射劑量不斷增加，器件的性能也相應變差，飽和鎖定電流和啟動鎖定電流都會相應變化。對器件SEL監測條件而言，如何正確選擇 SEL的門檻電流，對于SEL的防護至關重要的。

SEL的防護包含三層含義：(1) 保護發生 SEL的器件及儀器不被SEL產生的大電流(幾百mA甚至幾A)燒毀；(2) 保護其所使用的星上二次電源不被此突然驟增的負載電流所損壞；(3) 當其所用二次電源受SEL影響導致輸出電壓變化后，保護使用該二次電源的其他儀器不受傷害。

各國航天專家都致力于CMOS器件的SEL防護對策研究，提出了許多有效的防護措施[4–6]，包括選用抗SEL器件(如藍寶石襯底SOS、單晶硅薄膜被絕緣層SOI等介質隔離工藝CMOS器件不存在pnpn四層結構，為無鎖定器件)、電路限流、電源過流保護、遙控斷電、過流時自主斷電等。

空間SEL防護措施有以下幾個方面：

(1) 電源端限流。當器件發生SEL時，器件的工作電流出現異常增加，如果不對其工作電流進行限制，則可能會產生的后果：①發生SEL的器件及儀器可能過流燒毀；②該器件所使用的二次電源可能過流所損壞；③使用相同二次電源的其他儀器設備的工作可能受到影響。

對CMOS器件電源端進行限流，限制SEL產生以上危害并擴大的角度。同時，在一定程度上防止了CMOS器件產生鎖定，或在鎖定發生后不能維持而解除。采取電源端限流是 SEL防護的有效方法。目前，常用方法為器件電源端增加限流電阻，為了減少印制板設計難度，也會采用劃分電路模塊，按模塊分區增加限流電阻的方式，但此法缺點是電路板各器件電源不相等，可能導致其他問題。因此，可在電路板電源入口處進行統一限流，也可直接采用新型限流器件。

(2) 采用定時監測器。采用定時監測器可解決單粒子引起的微鎖定問題。

(3) 多機系統單機單獨供電。對于多機容錯結構，要采用各單機單獨供電工作模式。

(4) 遙控斷電。在系統設計中，將星上設備設計成具有遙控斷電重啟功能，當設備在軌出現SEL時，可通過遙控，使設備斷電或重新啟動，以解除鎖定、進行故障隔離、防止危害擴大。實踐證明這種方法具有較好的SEL防護效果。

(5) 過流斷電保護。除采取遙控斷電外，還可在設備中設置過流保護自主斷電保護。

(6) 其他措施。美國SEI(Space Electronic Inc.)公司專門對非抗SEL器件采取了外圍LPT(Latchup Protection Technology)加固技術，其思路是為保護器件而設定極限電流值。當檢測到SEL引起的電流值超過設定值時，強迫器件斷電并延持一段時間(根據器件 SEL電流維持時間來確定)，確保過流衰減到正常運行狀態。

上述防護措施，破壞了CMOS器件產生鎖定的某一必須條件：消除鎖定物理機制、使器件不能進入鎖定狀態、或使鎖定狀態不能維持等等。

圖6 SEL監測電路原理圖Fig.6 Schematics of the SEL monitoring circuit proposed.

圖6 給出了一種具有快速發現SEL、切斷電源和系統恢復功能的電路原理圖。假設途中所有的器件不出現SEL，則圖中的電流控制器可以是一個開關或一個限流裝置。取樣電阻是一個阻值比較小的電阻，它不僅向比較器提供出現鎖定時的比較電壓，同時有限流作用，比較器的參考輸入，將根據實際采樣電流大小進行控制。

4 結語

從整個SEL機理、模擬試驗及防護過程來看，SEL的檢測(過流監測)尤為重要，從而將鎖定變成一個可恢復的事件，使得對SEL敏感的器件可以用于空間環境，所以正確選擇SEL門檻電流和斷電前鎖定持續時間等重要參數顯得尤為關鍵。對于空間用CMOS器件而言，應盡可能開展試驗評價工作，了解鎖定過程中器件的行為，獲得電流水平和斷電前鎖定持續時間等重要參數。同時，在地面試驗條件允許的情況下，盡量對采取加固措施的電路、部件進行試驗驗證，其地面驗證試驗是最直觀和最具有說服力的證據，確保防護措施真實有效。

1 Kolasinski W A, Blake J B, Anthony J K,et al.Simulation of cosmic ray induced soft errors and latch-up in integrated circuit computer memories[J]. IEEE Trans Nuclear Science, 1979, 26(6): 5087–5091

2 Bruguier G, Palau J M. Single particle-induced latchup[J].IEEE Trans Nuclear Science, 1996, 43(2): 522–532

3 Koga R, Ferro R J, Mabry D J,et al. Ion-induced sustained high current condition in a bipolar device[J].IEEE Trans Nuclear Science, 1990, 41(6): 2172–2177

4 Johnston A H, Baze M P. Experimental methods for determining latchup paths in integrated circuits[J]. IEEE Trans Nuclear Science, 1990, 32(6): 4260–4265

5 Schroeder J E, Ochoa A, Dresendorfer Jr. P V,et al.Latchup elimination in bulk CMOS LSI circuits[J]. IEEE Trans Nuclear Science, 1980, 27(6): 1735–1738

6 Johnston A H. The influence of VLSI technology evolution on radiation induced latchup in space systems[J].IEEE Trans Nuclear Science, 1996, 43(2): 505–521