可搜索可調(diào)檔CCD驅(qū)動芯片設(shè)計與實現(xiàn)

摘要：某電路為某圖像搜索所用的CCD圖像傳感器(Sony ICX409AL)提供驅(qū)動和控制。該CCD是一種高性能的成像器件，其工作需要多路不同且有嚴(yán)格相位關(guān)系的時鐘脈沖來驅(qū)動和控制，使CCD實現(xiàn)光信號積分、沿指定通道轉(zhuǎn)移的并串變換和信號電荷的轉(zhuǎn)換輸出。本文就這種具有搜索、多檔可調(diào)功能的CCD驅(qū)動電路設(shè)計與實現(xiàn)進(jìn)行闡述。

關(guān)鍵詞：CCD驅(qū)動；搜索；可變檔位；同步

CCD成像原理

ICX409AL采用浮置光敏二極管的行間CCD圖像傳感器(見圖1)，感光單元是PN結(jié)光敏二極管，水平和垂直移位寄存器是N溝注入勢壘型BCCD，它既無光柵，也無轉(zhuǎn)移柵，因此它具有比較簡單的結(jié)構(gòu)，且性能有所改善。

圖1中垂直移位寄存器用時鐘脈沖V1、V2、V3和V4驅(qū)動，其中被用作轉(zhuǎn)移柵的V1和V3有三個電平：VL(低)、VM(中)、VH(高)。在積分期間，V1和V3在VL與VM之間變化，入射光產(chǎn)生的電子被收集在PN結(jié)光敏二極管中。

在奇場或偶場開始時，V1和V3先后保持高電平VH，而V2和V4保持低電平VL(見圖2)。于是存儲在奇數(shù)和偶數(shù)行光敏二極管中的信號電荷被分別轉(zhuǎn)移到V1和V3柵下，同時光敏二極管被復(fù)位至V1和V3電極下的表面溝道勢壘的溝道勢。進(jìn)入垂直移位寄存器的信號電荷在時鐘脈沖的作用下逐行轉(zhuǎn)移到水平移位寄存器。每轉(zhuǎn)移到水平移位寄存器一行，水平移位寄存器及時轉(zhuǎn)移到輸出級，然后轉(zhuǎn)移下一行信號電荷。

電路分析

SONY公司現(xiàn)有CXD2463R可以作為ICX409AL驅(qū)動電路，實現(xiàn)常規(guī)成像。但本電路需實現(xiàn)即可以取代CXD2463R工作在普通模式，又能切換到新增的目標(biāo)搜索模式下。圖3是整個驅(qū)動電路原理框圖。

限于篇幅，本文將重點闡述新增功能電路設(shè)計。根據(jù)新增功能要求，需可以根據(jù)指令以很高的場頻(≥1000Hz)驅(qū)動CCD圖像傳感器進(jìn)行目標(biāo)搜索，并同時產(chǎn)生相應(yīng)的同步時序控制信號，且此同步信號能夠?qū)Σ捎?10H或760H黑白CCD圖像傳感器的攝像系統(tǒng)進(jìn)行時序控制和后級信號同步。此外，其還需要具備以下功能：

1)主時鐘工作頻率≥18MHz；

2)正常成像和目標(biāo)搜索雙工作模式可選；

3)在模式控制端輸入高電平時，為搜索模式，通過行疊加選擇控制，多檔可調(diào)，變換場頻，實現(xiàn)對目標(biāo)快速搜索的功能；

4)具有接受場同步和快門同步功能，輸入外同步信號(TTL)，同步精度≤100ns；

5)可根據(jù)需要設(shè)置、裝訂(碼型)場頻，范圍10～50Hz，步距10μs；

6)可根據(jù)需要設(shè)置、裝訂合并行數(shù)，范圍2～300行，16檔；

7)行合并模式搜索最大場頻>1000Hz。

結(jié)構(gòu)設(shè)計

根據(jù)CCD的時序控制要求，結(jié)合新增電路功能分析、電路I／O資源分配，確定新增電路的總體結(jié)構(gòu)如圖4所示。

從圖4可以看出整個電路分為3個部分：

1)CCDTop：完成搜索、多檔調(diào)控、同步控制等功能，是整個電路的核心部分；

2)VROM：完成CCD驅(qū)動控制信號存儲、輸出，是一個可預(yù)置數(shù)的存儲器陣列：

3)ModeCtr：完成模式控制切換功能，在模式選擇信號控制下，選擇普通工作模式或搜索模式。

下面就各功能模塊具體的結(jié)構(gòu)設(shè)計進(jìn)行闡述。

功能模塊設(shè)計

根據(jù)預(yù)定各模塊功能設(shè)計規(guī)格要求，對每個功能模塊結(jié)構(gòu)進(jìn)行了細(xì)分，具體如下：

CCDTop的整體結(jié)構(gòu)如圖s所示。

從上圖可以看到整個CCDTop包含7個功能模塊，分別為：

1)FISyncA：對輸入控制信號FI的捕獲、產(chǎn)生CCDTop電路內(nèi)部復(fù)位信號，初始化整個電路、輸出開始工作信號；

2)CTGen：可編程多檔發(fā)生器，通過對預(yù)定檔位控制信號SSetIn的采樣，輸出預(yù)定設(shè)置好的16檔掃描、疊加數(shù)據(jù)；并在特定的0檔，輸出一個特殊模式標(biāo)志信號；

3)XDelay、YDelay：在接收到預(yù)定啟動信號后，經(jīng)過預(yù)定的延時時間，產(chǎn)生啟動X方向(水平)、Y方向(垂直)的掃描輸出控制信號；

4)SYNCGen：實現(xiàn)特殊功能模式下的同步信號的輸出和控制；是整個CCDTop核心功能之一，其在特定模式信號觸發(fā)下，當(dāng)接收到FISyncA模塊輸出的工作開始信號后，開始輸出一個滿足NTSC制式要求的同步控制信號SYNC；

5)ShiftReg：根據(jù)CTGen設(shè)定的不同掃描次數(shù)，輸出VROM的地址信號、每幀圖像的頭尾標(biāo)志等控制信號，實現(xiàn)在不同檔位下的掃描輸出；完成了大部分的搜索功能、是CCDTop核心功能之一；

6)DataSample：根據(jù)時鐘信號，產(chǎn)生CCD電路要求的時序控制信號。

VROM結(jié)構(gòu)相對簡單，通過圖5可以看到，VROM是一個24*4bit的可編程非易失性存儲器，通過CCDTop模塊輸出的地址控制VROM的輸出，這樣就可以非常靈活方便實現(xiàn)不同波形的輸出，以滿足CCD驅(qū)動的時序要求。

由于電路有2種工作模式，普通模式、搜索模式，為實現(xiàn)整個電路的無縫連接，保持對外端口的一致性，設(shè)計ModeCtr模塊對復(fù)用端口進(jìn)行控制、切換。整個ModeCtr模塊端口眾多，合理的端口命名和時序控制值得注意。

電路總體和功能結(jié)構(gòu)設(shè)計完成后，開始各模塊具體的設(shè)計實現(xiàn)。

設(shè)計實現(xiàn)

CCD總的像元數(shù)為795(H)×596(V)，垂直方向為596行，考慮到當(dāng)垂直方向作為一個四相器件時，V1、V2、V3和V4運行一周期，光電二極管轉(zhuǎn)移了2行，因此實際上只有298行。垂直轉(zhuǎn)移時鐘V1和V3的對地電容為1500pF(典型值)、V2和V4的對地電容為1000pF(典型值)，其下降時間為15ns(最小值)到250ns(最大值)，上升時間應(yīng)與下降時間大致相當(dāng)。為了減小上升和下降時間，我們在設(shè)計驅(qū)動電路時確保上升和下降時間小于140ns，即2個MainClock(主時鐘周期，縮寫為MC)，并適當(dāng)增加驅(qū)動能力。因此，我們設(shè)計了一種疊加一行24個MC的波形(每行輸出時鐘為818MC)。

圖6所示為每疊加一行24個主時鐘周期時垂直移位寄存器的驅(qū)動時鐘波形，這是一個保險的選擇。采用此方案，相鄰電極所加時鐘脈沖之間的高電平交迭有4個MC，低電平交迭有8個MC，可以確保惡劣情況下不發(fā)生信號的串位。表1列出了在不同疊加行數(shù)時所能夠達(dá)到的場頻。

采用24個主時鐘周期疊加一行、在輸出6行時，場頻達(dá)到了1kHz，在300行全部疊加只輸出1行時，場頻可達(dá)到近1.5kHz。

在搜索模式下(Mode端置高電平)，F(xiàn)I作為場啟動信號由外部輸入，此時電路產(chǎn)生的CCD放電脈沖信號Sub是根據(jù)FI信號產(chǎn)生的，與FI狀態(tài)保持一致，完成一幀輸出后對光電二極管的復(fù)位；與此同時，每個FI脈沖都會激活一個具有4MC的內(nèi)部復(fù)位信號對CCDTop內(nèi)部的所有電路進(jìn)行復(fù)位，并給出FI上升沿被捕獲信息的脈沖激活行或列啟動信號。

電子快門由Sub信號(亦即FI信號)實現(xiàn)，F(xiàn)I在場中出現(xiàn)的位置決定了快門的速度。在轉(zhuǎn)移柵打開前，若FI信號出現(xiàn)，光敏二極管就被復(fù)位到一個高電平，光信號電流的積分重新開始，積分時間(也就是電子快門速度)由FI信號下降沿到轉(zhuǎn)移柵打開這段時間，如圖7所示。在電路工作在搜索模式時，我們可以通過調(diào)節(jié)FI脈沖寬度來改變電子快門速度。

為實現(xiàn)可變檔位功能，采用對SSetln[3：0]輸入端狀態(tài)的高低組合進(jìn)行譯碼，并輸出預(yù)定不同行疊加狀態(tài)，具體的對應(yīng)關(guān)系如表2所示，選擇備檔對應(yīng)輸出波形如圖8所示。

在SSetln[3：0]在0000檔時，可以根據(jù)需要，改變場開啟信號FI的周期，通過FI信號的周期變化來設(shè)置、裝訂(碼型)場頻，范圍10～50Hz，并提供對應(yīng)的復(fù)合同步SYNC信號，在搜索模式下的其它檔位則不提供SYNC信號。圖9是在搜索模式下SSetIn[3：0]＝0000檔時輸出一幀時的驅(qū)動電路主要輸出波形。

由于SYNC信號需要滿足NTSC制式的格式要求，從圖9中SYNC的頭可以看到，其時序要求非常復(fù)雜，對應(yīng)其具體實現(xiàn)的狀態(tài)機如圖lO所示。

SYNCGen電路復(fù)位進(jìn)入IDLE狀態(tài)，在特殊檔位(0000檔)以及FI啟動信號的激勵下開始進(jìn)入狀態(tài)機運轉(zhuǎn)模式，狀態(tài)機在時序控制下循環(huán)在三段不同的周期內(nèi)運轉(zhuǎn)，并生成不同占空比的波形以滿足NTSC制式要求。

ShiftReg電路主要實現(xiàn)搜索功能，其能根據(jù)不同的檔位設(shè)置，輸出不同的疊加行控制信號，電路核心狀態(tài)機如圖11所示。

電路復(fù)位進(jìn)入IDLE等待狀態(tài)，在預(yù)定的激活條件下進(jìn)入循環(huán)狀態(tài)CYC1，此時載入CTGen模塊設(shè)定的檔位疊加行值，不斷循環(huán)，并控制垂直移位寄存器進(jìn)行移位輸出，至此次垂直掃描結(jié)束，減去一次循環(huán)值，并進(jìn)入循環(huán)狀態(tài)CYC2，在等待預(yù)定的檔位設(shè)定值后，在此進(jìn)入CYC1，直至完成整個預(yù)定檔位的總輸出行數(shù)。

在搜索模式下，選擇不同行數(shù)的信號疊加，將引起水平輸出時間、鉗位脈沖、復(fù)合消隱脈沖等狀態(tài)隨之改變，在電路設(shè)計中充分考慮到它們之間對應(yīng)的邏輯關(guān)系，始終保持各信號與所選行疊加狀態(tài)的輸出保持一致。

圖12為通過SSetIn[3：0]輸入端口的高低狀態(tài)組合選擇疊加50行輸出6行、疊加60行輸出5行和疊加75行輸出4行時的仿真波形。系統(tǒng)復(fù)位信號對新增電路同樣有效，在場啟動信號FI出現(xiàn)后，內(nèi)部的復(fù)位信號重新對新增部分電路復(fù)位四個時鐘周期，以充分保證電路的正常工作。鉗位脈沖CLP1、CLP2與水平轉(zhuǎn)移驅(qū)動信號時鐘保持同步。

設(shè)計驗證與小結(jié)

通過Modelsim和NC Verilog和對新增電路進(jìn)行前后仿真和驗證。并按照電路所要求的指標(biāo)，加入電源電壓及各種激勵信號進(jìn)行了模擬仿真，模擬結(jié)果驗證了各項功能和參數(shù)，滿足電路設(shè)計要求(具體的模擬仿真結(jié)果可以參見上述的仿真波形)。整個電路設(shè)計完成后，采用CSMC BCD工藝流片，測試結(jié)果非常成功，實物參見圖13。