全方位解析Qsys系統集成工具——幫您解決三大尖銳問題

在采用FPGA進行設計時，設計團隊規模是不是越來越大?是否是需要花費很多時間去嘗試重新使用其他人的設計?是否是需要花費大量的時間進行驗證?Altera亞太區產品市場經理謝曉東所介紹的Altera Qsys恰恰可以幫助解決這3個尖銳問題。

Altera系統級集成工具Qsys能幫助設計者把標準內核（存儲、標準接口、處理器等）和膠合邏輯（用來做仲裁、中斷控制、拓撲結構、帶寬匹配、互聯、橋接等）做好，大大減輕了工作量。Qsys讓設計者把精力集中在定制邏輯上，用來實現差異化，提升產品價值。針對標準內核，Altera提供 100多種 Qsys兼容 IP，如接口協議 IP、存儲器 IP、視頻和圖像處理 IP、嵌入式IP以及處理器 IP。Qsys還自動完成繁瑣、容易出錯的集成任務，并且提供GUI界面支持快速集成。

Qsys提供Avalon總線接口以及ARM的AMBA AXI3、AXI4標準總線接口，Qsys的芯片網絡（NoC）體系結構可以幫助實現FPGA與ARM之間的高性能互聯。Qsys還提供組件編輯器工具，設計者可以把自己設計的RTL引入Qsys中，封裝成一個IP來用。Qsys在設計重用上的最大特色就是實現了子系統級別的設計重用，即可以將子系統打包，把某一些IP打包成一個子系統（留一些接口出來），這樣的層次化設計將會極大地方便設計人員。

Qsys中有一個系統級調試工具——系統控制臺，它提高了調試的抽象級，把設計看成不同的子模塊。通過在總線上對地址進行讀寫操作，鎖定出現問題的模塊，再用SignalTap去調試，從而大幅度縮短了驗證時間。系統控制臺的另一大特點就是提供定制圖形用戶界面，讓客戶定制自己喜歡的界面，使調試變得簡單和享受。

為了讓更多的工程師切身體會Qsys的優勢，Altera將在亞太區15個主要城市舉辦Qsys研討會。

(AET供稿)