高校計算機硬件實驗教學(xué)體系探討

李艷華

摘要：完善高校計算機硬件實驗教學(xué)體系，提高學(xué)生的實踐動手能力。只有這樣才能培養(yǎng)出更多有真才實學(xué)、有創(chuàng)造精神和實踐能力的計算機人才。由此引發(fā)了對高校計算機硬件實驗教學(xué)體系的探討。

關(guān)鍵詞：計算機硬件實驗教學(xué)教學(xué)體系

計算機由硬件和軟件組成。其中硬件教學(xué)，不僅有理論還要有實驗，兩部分同等重要。高校硬件課包括數(shù)字邏輯電路、單片機原理與應(yīng)用、計算機接口技術(shù)及應(yīng)用、計算機組成原理、計算機系統(tǒng)結(jié)構(gòu)、EDA技術(shù)等課程。另外還有一批針對硬件設(shè)計的編程語言，例如：VHDL、Verilog等，也要有相應(yīng)實驗課，以供學(xué)生檢驗編程設(shè)計硬件電路的效果。總之，這些課都具有理論性強，與實踐聯(lián)系緊密等特點。因此，計算機硬件實驗不應(yīng)局限在驗證理論，而應(yīng)該包括三個方面，即：驗證性實驗、模仿性試驗和創(chuàng)造性實驗。通過這三種實驗訓(xùn)練，激發(fā)學(xué)生創(chuàng)造潛能，提高學(xué)生動手能力。

緊跟科技發(fā)展提高實驗教學(xué)水平。

緊跟科技發(fā)展，在保障先進實驗設(shè)備和高水平指導(dǎo)教師前提下，合理安排實驗內(nèi)容是提高實驗教學(xué)效果的關(guān)鍵。實驗內(nèi)容不僅要與理論教材相對應(yīng)，還要在實踐操作方面有所加強，實驗內(nèi)容應(yīng)系統(tǒng)全面?？偨Y(jié)多年教學(xué)經(jīng)驗，縱觀當今計算機發(fā)展，歸納出高校計算機硬件教學(xué)，應(yīng)該包括如下實驗課：

1、數(shù)字邏輯電路實驗

數(shù)字邏輯電路是硬件實驗課的基礎(chǔ)，實驗內(nèi)容既要有對組合邏輯電路和時序邏輯電路的測試、驗證，也要有對組合邏輯電路和時序邏輯電路分析、設(shè)計，可以安排8～10個實驗。其中包括門電路測試、組合和時序邏輯電路分析設(shè)計、脈沖產(chǎn)生和整形電路實驗等。這些實驗最好用2種實驗方法完成：一種是用傳統(tǒng)電子工藝，通過實驗讓學(xué)生掌握元器件和電路芯片的識別、電路原理圖識圖以及印刷電路板設(shè)計與制作，讓學(xué)生感受用傳統(tǒng)電子工藝形成邏輯電路的過程，以及電路的測試方法和儀器儀表的使用。另一方法是用EDA（Electronic Design Automotion）技術(shù)，例如使用EDA工具軟件QuartusⅡ，在其原理圖輸入界面輸入設(shè)計好的電路，并在該軟件下進行仿真驗證，以及下載到芯片進行測試。

2、單片機原理與應(yīng)用實驗

本實驗通過匯編語言編程與調(diào)試，使學(xué)生了解單片機內(nèi)部結(jié)構(gòu)和工作原理。匯編語言是調(diào)試計算機硬件的工具，其語法規(guī)則復(fù)雜并有大量偽指令，通常讓學(xué)生難以掌握。實驗課可從兩方面實施：(1)讓學(xué)生用Debug調(diào)試一定量匯編語言程序段；(2)編寫完整程序，然后匯編生成機器碼目標文件，到生成可執(zhí)行文件。讓學(xué)生體會可執(zhí)行指令與不可執(zhí)行指令的區(qū)別，進而達到對匯編語言規(guī)則的掌握。由于匯編語言指令的執(zhí)行，直接對應(yīng)單片機內(nèi)部結(jié)構(gòu)，通過實驗可以讓學(xué)生更清楚的單片機內(nèi)部結(jié)構(gòu)，以及整個單片機系統(tǒng)工作原理。

3、微機接口技術(shù)實驗

微機接口技術(shù)是擴展微機功能的重要體現(xiàn)。中斷是微機接口實驗不可缺少的重要環(huán)節(jié)。微機接口技術(shù)實驗，可以從一些典型的設(shè)計實例入手，例如電子秒表、電子稱、溫度報警的設(shè)計、智能型交通燈、電子廣告屏的設(shè)計與制作等等，使課程設(shè)計的內(nèi)容貼近實際，增強學(xué)生興趣，激發(fā)學(xué)生求知欲。

4、VHDL硬件編程語言實驗

VHDL（Very high speed integrated circuit Hardware Description Language），即“甚高速集成電路硬件描述語言”。用VHDL完成電路設(shè)計需要一個設(shè)計流程，編程僅是整個設(shè)計流程的一部分。所以實驗課的內(nèi)容就是利用某特定的集成開發(fā)軟件平臺，例如QuartusII，由學(xué)生親自完成完整的設(shè)計流程。包括如下幾方面：(1)編碼（Coding），VHDL編程并輸入；(2)編譯（Compilation）；(3)功能仿真（Compilation）；(4)綜合（Synthesis）；(5)適配（Fitting）；(6)時序仿真（Timing Simulation）；(7)下載到CPLD/FPGA（Programming）。通過這門實驗課，使學(xué)生基本掌握當今先進的芯片制作過程。

5、計算機組成原理實驗

數(shù)字邏輯電路、匯編語言和VHDL硬件編程語言等實驗課，以及EDA工具Quartus II的使用，為計算機組成原理的學(xué)習(xí)打下了軟硬件基礎(chǔ)。利用上述知識，在實驗教學(xué)中要求學(xué)生，親自動手設(shè)計一基本計算機系統(tǒng)，簡稱模型機。具體實驗分為6個階段：

第一階段：手工設(shè)計一位二進制加法器和使用EDA工具去完成設(shè)計。在這階段中，要讓學(xué)生對比手工設(shè)計過程的繁瑣，激勵學(xué)生用EDA技術(shù)去完成設(shè)計。并要求學(xué)生用Quartus II驗證手工設(shè)計正確性。

第二階段：使用EDA技術(shù)，采用自底向上的方法，從設(shè)計1位半加器，到設(shè)計1位全加器，再到設(shè)計4位加法器。在這階段中，要求學(xué)生既要掌握用原理圖描述設(shè)計，也要掌握用硬件描述語言VHDL進行設(shè)計構(gòu)思。使學(xué)生切身感受到用VHDL硬件描述語言的優(yōu)越性。

第三階段：使用EDA技術(shù)完成處理器設(shè)計。在這階段，首先要求學(xué)生完成處理器結(jié)構(gòu)示意圖，并簡明扼要表示出數(shù)據(jù)通路及主要部件相互關(guān)系，圖中還要標明來源于控制器的控制信號。此結(jié)構(gòu)示意圖有助于學(xué)生理清設(shè)計思路，但遠不能滿足手工設(shè)計需求，而用于指導(dǎo)寫處理器VHDL代碼已滿足要求。因此可以高效完成處理器設(shè)計。

第四階段：使用EDA技術(shù)設(shè)計存儲器。由于ED2板卡上的可編程器件亦含有存儲單元，也可利用這些存儲單元構(gòu)建存儲器。

第五階段：處理器與存儲器相連組成一臺模型計算。學(xué)生為了檢驗?zāi)Ｐ蜋C是否實現(xiàn)了預(yù)期的功能，必須為其編寫一段調(diào)試程序，并將此調(diào)試程序預(yù)先存入存儲器模塊中。利用QuatusII工具平臺對模型機仿真。在仿真過程中不斷修改完善，直到模型機達到預(yù)期的設(shè)計要求。

第六階段：可編程器件的物理實現(xiàn)。確定可編程器件和模型機的引腳對應(yīng)關(guān)系，將設(shè)計結(jié)果下載到ED2板卡上的可編程邏輯器件，使之成為設(shè)計要求的模型機。

6、計算機系統(tǒng)結(jié)構(gòu)綜合性設(shè)計實驗

計算機系統(tǒng)結(jié)構(gòu)綜合性設(shè)計實驗是計算機組成原理實驗的后續(xù)實驗課程，它借助于編譯環(huán)境、硬件描述語言，使用大規(guī)?？删幊踢壿嬈骷?，搭建計算機體系結(jié)構(gòu)的綜合設(shè)計性實驗，使傳統(tǒng)的計算機硬件實驗軟件化，可使學(xué)生對新型計算機的體系結(jié)構(gòu)有一個比較深入的認識和理解。

綜上所述，整個計算機硬件實驗體系，按照計算機體系結(jié)構(gòu)從核心到外圍、從簡單到復(fù)雜的特點讓學(xué)生做好基本性實驗、驗證性實驗、設(shè)計性實驗，對學(xué)生系統(tǒng)掌握計算機技術(shù)專業(yè)課程有很大的幫助。