混沌噪聲產(chǎn)生器及其FPGA實現(xiàn)?

王喜風(fēng)，王可人，馮 輝，田上成

（解放軍電子工程學(xué)院，合肥230037）

混沌噪聲產(chǎn)生器及其FPGA實現(xiàn)?

王喜風(fēng)，王可人，馮 輝，田上成

（解放軍電子工程學(xué)院，合肥230037）

為實時產(chǎn)生混沌噪聲，設(shè)計了一種基于Tent映射雙向耦合映象格子和“接收－拒絕”法的混沌噪聲產(chǎn)生器，將其由浮點運算轉(zhuǎn)換為定點運算后在FPGA上實現(xiàn)。所實現(xiàn)的混沌噪聲產(chǎn)生器具有結(jié)構(gòu)簡單、運算復(fù)雜度低、資源占用少且易于控制等優(yōu)點。性能測試結(jié)果表明：混沌噪聲產(chǎn)生器能夠產(chǎn)生具有任意分布和平坦功率譜的混沌噪聲，且隨機性較好。

混沌噪聲；耦合映象格子；“接收－拒絕”法；FPGA

1 引言

傳統(tǒng)噪聲多由模擬噪聲源產(chǎn)生，易受溫度和其它環(huán)境因素影響而發(fā)生漂移，且可控性差，難于對其進行加工和復(fù)制［1］。隨著數(shù)字電路的發(fā)展，數(shù)字化噪聲逐漸取代模擬噪聲，但現(xiàn)有的多種產(chǎn)生方法都有其缺陷：m序列的隨機性較差，數(shù)量有限；多頻選擇調(diào)相方式和直接序列移相鍵控方式產(chǎn)生的信號頻譜不滿足白噪聲的要求［1］。

混沌信號具有類噪聲性、帶寬較寬、可控性和可再生性等優(yōu)點，可以替代以上方法來產(chǎn)生數(shù)字化噪聲信號。

本文基于Tent映射雙向耦合映象格子（Tent Double-way Coupled Map Lattice，TDCML）和“接收－拒絕”法提出了一種混沌噪聲產(chǎn)生方法，并將該產(chǎn)生方法在FPGA上實現(xiàn)為混沌噪聲產(chǎn)生器。對實際產(chǎn)生的混沌噪聲序列進行性能測試，并與相應(yīng)的理論值和仿真結(jié)果進行了比較，結(jié)果表明混沌噪聲產(chǎn)生器能夠產(chǎn)生具有任意分布和平坦功率譜的混沌噪聲，且結(jié)構(gòu)簡單，易于控制。

2 混沌噪聲的產(chǎn)生

與低維的混沌映射相比，TDCML映射在時間和空間上都是混沌的，具有更復(fù)雜的混沌行為和更豐富的混沌特性，通過序列間的相互擾動可以有效克服有限精度問題，同時不影響序列本身的混沌特性［2］。另外，TDCML映射運算簡單，數(shù)據(jù)間沒有乘除運算，且其并行運算的特點使序列的產(chǎn)生速度更快［3］，所以本文采用TDCML映射作為混沌噪聲源。

2．1 TDCML映射

TDCML映射的數(shù)學(xué)表達式［4］為

式中，ε是耦合系數(shù)且0＜ε＜1，L是系統(tǒng)尺寸，i為格點坐標(biāo)，n為迭代次數(shù)，a是局部映射（Tent映射）的分形參數(shù)且0＜a＜1，邊界條件為x0（n）＝xL（n），xL＋1（n）＝x1（n）。

TDCML映射在ε＜0.01時，各格點序列分布趨于均勻分布，而其局部映射（Tent映射）對擾動極為敏感，微小的擾動在格子間通過擴散而迅速放大，因此，在弱耦合情況下（ε＝0.01），TDCML映射仍具有良好的時空混沌性態(tài)［4］。另外，由于局部映射的功率譜是常數(shù)，所以TDCML映射各格點序列具有平坦的功率譜。

2．2 混沌噪聲的產(chǎn)生

常用于產(chǎn)生高斯分布信號的算法有Box－Muller算法和Wallace算法等，這些算法只能產(chǎn)生特定分布的信號，且有數(shù)據(jù)間乘法運算［5］，影響信號的產(chǎn)生速度。文獻［6］提出的“接收－拒絕”法可以產(chǎn)生任意分布的隨機數(shù)，且算法簡單，隨機數(shù)產(chǎn)生速度快。由此，本文采用TDCML映射和“接收－拒絕”法提出了一種產(chǎn)生具有任意分布和平坦功率譜的混沌噪聲設(shè)計方法，圖1為其設(shè)計框圖。

圖1 混沌噪聲產(chǎn)生器的設(shè)計框圖Fig.1 Design block diagram of chaotic noise generator

在弱耦合情況下，TDCML映射的各格點序列都滿足均勻分布，為減少數(shù)據(jù)間的相關(guān)性，選取TDCML映射中空間間隔為φ、長度為n的兩個格點序列｛xi（1），xi（2），…，xi（n）｝和｛xi＋φ（1），xi＋φ（2），…，xi＋φ（n）｝，通過“接收－拒絕”法產(chǎn)生具有任意分布和平坦功率譜的混沌序列Y（n），將Y（n）經(jīng)DAC后得到混沌噪聲Y（t）。為便于控制，TDCML映射的L個初始值由Logistic映射提供，這樣只要一個Logistic映射的初始值a0就可以驅(qū)動整個系統(tǒng)運行。

3 混沌噪聲的FPGA實現(xiàn)

3．1 TDCML映射的定點運算模型

為降低資源占用率，提高運算速度，將式（1）由浮點運算轉(zhuǎn)換為定點運算。經(jīng)仿真分析，當(dāng)p＝32時TDCML序列處于混沌態(tài)且性能較好，所以混沌噪聲產(chǎn)生器在FPGA上實現(xiàn)時的計算精度取32 bit。為避免全同步現(xiàn)象［7］，考慮在降低資源占用率的同時提高序列性能，系統(tǒng)尺寸L取8。

為產(chǎn)生均勻分布的混沌序列，同時簡化FPGA的定點運算，令ε＝2－7＝0.007 812 5，a＝0.5。此時，TDCML映射的定點運算模型為

該模型中只有移位、加法、減法和判斷等簡單運算，所以占用資源少，信號產(chǎn)生速度快。

3．2 混沌噪聲產(chǎn)生器

本文采用Xilinx公司的Spartan 3E系列的XC3S1600E芯片，以產(chǎn)生具有Gauss分布和平坦功率譜的混沌噪聲為例來實現(xiàn)本文提出的混沌噪聲產(chǎn)生方法。圖2為該混沌噪聲產(chǎn)生器的系統(tǒng)框圖。

圖2 混沌噪聲產(chǎn)生器的系統(tǒng)框圖Fig.2 System block diagram of chaotic noise generator

當(dāng)FPGA的計算精度為32 bit、TDCML映射的系統(tǒng)尺寸L＝8、耦合系數(shù)ε＝2－7、分形參數(shù)a＝0.5時，該系統(tǒng)的工作流程如下。

（1）由于Logistic映射的數(shù)據(jù)產(chǎn)生周期為3個時鐘周期，為減少相鄰數(shù)據(jù)間的相關(guān)性，抽樣器每間隔6個時鐘周期抽取一次數(shù)據(jù)。

（2）在計數(shù)器控制下，串并轉(zhuǎn)換器依次將抽樣器輸出的8個32 bit數(shù)據(jù)存儲到寄存器中，到最后一個數(shù)據(jù)存儲到寄存器為止，總共需要48個時鐘周期，系統(tǒng)在計數(shù)器下一次計數(shù)時觸發(fā)8個數(shù)據(jù)同時并行輸出。

（3）當(dāng)初值選擇器第一次接收到數(shù)據(jù)時，將選通串并轉(zhuǎn)換器傳來的數(shù)據(jù)作為TDCML產(chǎn)生器的初始值，之后選通TDCML產(chǎn)生器傳來的數(shù)據(jù)，讓TDCML產(chǎn)生器循環(huán)迭代產(chǎn)生TDCML序列，圖3為TDCML映射的算法流程圖。

圖3 TDCML映射的算法流程圖Fig.3 Flow chart of TDCML-map arithmetic

（4）選取TDCML映射格點坐標(biāo)是3和6的兩路32 bit數(shù)據(jù)，將其輸出到接收－拒絕模塊，圖4為“接收－拒絕”模塊框圖。ROM中預(yù)先存儲了Gauss分布數(shù)據(jù)，將第3路的高10 bit作為地址碼讀取ROM中1 024個32 bit的分布數(shù)據(jù)，將其與第6路的數(shù)據(jù)進行比較，當(dāng)a＜b時，控制模塊使能FIFO的wr－en，將第3路的32 bit數(shù)據(jù)存入FIFO。當(dāng)FIFO存儲一定數(shù)據(jù)后，在接收數(shù)據(jù)的同時，控制模塊使能rd－en，在clk－out時鐘的控制下將存儲的數(shù)據(jù)輸出，得到混沌噪聲序列Y（n），最后通過DAC將混沌噪聲Y（t）輸出。

另外，為保證FIFO的連續(xù)輸出，根據(jù)“接收－拒絕”法原理［5］，若產(chǎn)生Gauss分布信號，設(shè)定clk－out＝1／21 clk，clk－in＝1／7 clk，即在主頻100 MHz下，混沌噪聲的輸出速度是4.76 Msample／s。為更好體現(xiàn)分布數(shù)據(jù)的分布特點，本文對Gauss分布數(shù)據(jù)采用μ律量化后存儲到ROM中。此外，為提高系統(tǒng)的可控性，本文設(shè)計了一個初值賦值模塊，只需一個初始值a0就能驅(qū)動整個系統(tǒng)運行。

圖4 “接收－拒絕”模塊框圖Fig.4 Block diagram of“acceptance-rejection”module

利用ISE Simulator對混沌噪聲產(chǎn)生器進行功能仿真，當(dāng)初始值a0＝1時，仿真結(jié)果如圖5所示。可見，混沌噪聲連續(xù)輸出且信號產(chǎn)生速度符合設(shè)計要求。

圖5 ISE Simulator功能仿真結(jié)果Fig.5 Functional simulation result with ISE simulator

4 性能測試與結(jié)論

本節(jié)對混沌噪聲產(chǎn)生器產(chǎn)生的混沌偽隨機序列Y（n）進行性能測試［8－9］，主要包括不變分布、功率譜和最大Lyapunov指數(shù)。本文選取滿足Gauss分布和Rayleigh分布的兩種混沌噪聲序列進行測試。

4．1 Gauss分布混沌噪聲序列性能測試

在ROM中預(yù)存1 024個32 bit的服從N（0，1）分布的數(shù)據(jù)。設(shè)混沌噪聲產(chǎn)生器的初始值a0＝1，取其產(chǎn)生的50 000個樣本數(shù)據(jù)進行不變分布和功率譜測試，圖6為樣本數(shù)據(jù)的不變分布直方圖和功率譜圖。

可見，該樣本數(shù)據(jù)的直方圖包絡(luò)很好地逼近標(biāo)準(zhǔn)Gauss分布概率密度曲線，其功率譜沒有較大的峰值，較平坦，同時計算得到樣本數(shù)據(jù)的均值為0.001 2，方差為0.997 1，與標(biāo)準(zhǔn)Gauss分布的均值和方差的理論值非常接近。可見混沌噪聲產(chǎn)生器能夠按照ROM中存儲的Gauss分布數(shù)據(jù)產(chǎn)生具有相應(yīng)分布和平坦功率譜的混沌噪聲。

圖6 Gauss分布混沌偽隨機序列的性能測試Fig.6 Performance testing of chaotic pseudo sequences with Gauss distribution

混沌噪聲作為一種類噪聲，其隨機性是衡量其性能好壞的一個重要指標(biāo)。混沌信號的隨機性通常采用最大Lyapunov指數(shù)來衡量，最大Lyapunov指數(shù)越大，隨機性越強。

本文采用小數(shù)據(jù)量法來計算Gauss分布混沌偽隨機序列的最大Lyapunov指數(shù)，當(dāng)嵌入維數(shù)m＝3、時延τ＝3時，Gauss分布混沌偽隨機序列的最大Lyapunov指數(shù)為2.806 9，遠遠大于低維混沌序列的最大Lyapunov指數(shù)，所以Gauss分布混沌偽隨機序列具有良好的隨機性。

4．2 Rayleigh分布混沌偽隨機序列性能測試

在ROM中預(yù)存1 024個32 bit的Rayleigh分布數(shù)據(jù)，該Rayleigh分布服從R（2）分布，設(shè)混沌噪聲產(chǎn)生器初始值a0＝1，取其產(chǎn)生的50 000個樣本數(shù)據(jù)進行不變分布和功率譜測試，圖7為樣本數(shù)據(jù)的不變分布直方圖和功率譜圖。

圖7 Rayleigh分布混沌偽隨機序列的性能測試Fig.7 Performance testing of chaotic pseudo sequences with Rayleigh distribution

可見，樣本數(shù)據(jù)的直方圖包絡(luò)很好地逼近服從R（2）分布的Rayleigh分布概率密度曲線，其功率譜沒有較大的峰值，較平坦。計算得到樣本數(shù)據(jù)的均值為2.456，方差為1.732，與理論上的均值和方差8－2π很接近。同樣，混沌噪聲產(chǎn)生器能夠按照ROM中存儲的Rayleigh分布數(shù)據(jù)產(chǎn)生具有相應(yīng)分布和平坦功率譜的混沌噪聲。

當(dāng)嵌入維數(shù)m＝3、時延τ＝3時，Rayleigh分布混沌噪聲序列的最大Lyapunov指數(shù)為2.840 9，遠遠大于低維混沌序列的最大Lyapunov指數(shù)，所以Rayleigh分布混沌噪聲序列具有良好的隨機性。

綜上所述，混沌噪聲產(chǎn)生器能夠按照ROM中的分布數(shù)據(jù)產(chǎn)生具有相應(yīng)分布和平坦功率譜的混沌噪聲，且該信號具有較強的隨機性。

4．3 設(shè)計方法比較

采用XC3S1600E芯片，在100 MHz主頻下，以產(chǎn)生Gauss分布混沌噪聲為例，將本文的混沌噪聲產(chǎn)生器的設(shè)計方法與文獻［1］中兩種基于Logistic映射產(chǎn)生混沌噪聲的設(shè)計方法進行比較，結(jié)果如表1所示。

表1 設(shè)計方法比較Table 1 Comparison of design methods

由表1可見，設(shè)計方法1資源占用較多，幾乎是本文方法的2倍，特別是乘法器已經(jīng)超過芯片資源的1倍，但是其最大輸出速度是本文方法的近7倍；本文方法的最大輸出速度是設(shè)計方法2的近3倍，但資源占用是其近5倍；3種方法產(chǎn)生的Gauss分布的分布特性基本相同；本文方法最多能產(chǎn)生4路混沌噪聲，而設(shè)計方法1和2只能產(chǎn)生1路信號。

［1］張家樹，馮海濤.基于混沌的最佳壓制干擾噪聲源設(shè)計［J］.電波科學(xué)學(xué)報，2006，21（5）：701－707.

ZHANG Jia－shu，F(xiàn)ENG Hai－tao.Chaos－based optimal radar jamming noise sources design［J］.Chinese Journal of Radio Science，2006，21（5）：701－707.（in Chinese）

［2］ Hu Hanping，Xu Ya，Zhu Ziqi.A method of improving the properties of digital chaotic system［J］.Chaos Solitons and Fractals，2008，38（2）：439－446.

［3］ Ping Li，Zhong Li，Wolfgang A Halang，et al.A multiple pseudorandom－bit generator based on a spatiotemporal chaotic map［J］.Physics Letters A，2006，349（6）：467－473.

［4］劉建東，付秀麗.基于耦合帳篷映射的時空混沌單向Hash函數(shù)的構(gòu)造［J］.通信學(xué)報，2007，28（6）：30－38.

LIU Jian－dong，F(xiàn)U Xiu－li.Spatiotemporal chaotic one－way Hash function construction based on coupled tent maps［J］.Journal on Communications，2007，28（6）：30－38.（in Chinese）

［5］杜學(xué)峰，武杰.基于FPGA的任意分布高速偽隨機數(shù)發(fā)生器［J］.中國科學(xué)技術(shù)大學(xué)學(xué)報，2006，36（9）：990－994.

DU Xue－feng，WU Jie.Arbitrary distribution high－speed pseudo－random number generator based on FPGA［J］.Journal of University of Science and Technology of China，2006，36（9）：990－994.（in Chinese）

［6］ Mao Y，Liu C，Liu W.Design and FPGA implementation of a pseudo－random bit sequence generator using spatiotemporal chaos［C］／／Proceedings of 2006 International Conference on Communications，Circuits and Systems.Guilin：IEEE，2006：2114－2118.

［7］曹騮，毛耀斌，劉文波，等.時空混沌偽隨機比特發(fā)生器及其FPGA實現(xiàn)［J］.系統(tǒng)工程與電子技術(shù)，2008，30（9）：1606－1610.

CAO Liu，MAO Yao－bin，LIU Wen－bo，et al.Pseudorandom bit generator based on spatio－temporal chaos and its FPGA implementation［J］.Systems Engineering and Electronics，2008，30（9）：1606－1610.（in Chinese）

［8］楊瑛，鄧鵬飛，劉春泉.混沌噪聲調(diào)頻信號對UWB－SAR／ISAR成像的干擾［J］.電訊技術(shù)，2008，48（9）：75－78.

YANG Ying，DENG Peng－fei，LIU Chun－quan.Chaotic Noise FM signal jamming on UWB－SAR／ISAR Imaging［J］.Telecommunication Engineering，2008，48（9）：75－78.（in Chinese）

［9］呂波，張曉發(fā)，袁乃昌.數(shù)字噪聲寬帶干擾源設(shè)計［J］.軍械工程學(xué)院學(xué)報，2008，20（1）：54－57.

LV Bo，ZHANG Xiao－fa，YU Nai－chang.Design of digital noise FM broadband jamming source［J］.Journal of Ordnance Engineering College，2008，20（1）：54－57.（in Chinese）

W ANG Xi－feng was born in Jiashan，Zhejiang Province，in 1986.He received the B.S.degree from Electronic Engineering Institute of PLA in 2008.He is now a graduate student.His research interests include nonlinear signal processing and digital system design.

Email：wangxifeng815＠163.com

王可人（1957-），男，江蘇鎮(zhèn)江人，1986年于解放軍理工大學(xué)獲碩士學(xué)位，現(xiàn)為教授、博士生導(dǎo)師，主要研究方向為無線通信信號的分析和處理；

WANG Ke－ren was born in Zhenjiang，Jiangsu Province，in 1957.He received the M.S.degree from PLA University of Science and Technology in 1986.He is now a professor and also the Ph.D. supervisor.His research interests include wireless communication signal analysis and processing.

馮輝（1978-），男，山東榮城人，2009年于解放軍電子工程學(xué)院獲博士學(xué)位，現(xiàn)為講師，主要研究方向為通信信號處理；

FENG Hui was born in Rongcheng，Shandong Province，in 1978.He received the Ph.D.degree from Electronic Engineering Institute of PLA in 2009.He is now a lecturer.His research direction is communication signal processing.

田上成（1985-），男，河北故城人，2008年于合肥工業(yè)大學(xué)獲學(xué)士學(xué)位，現(xiàn)為碩士研究生，主要研究方向為通信信號處理、衛(wèi)星通信技術(shù)。

TIAN Shang－cheng was born in Gucheng，Hebei Province，in 1985.He received the B.S.degree from Hefei University of Technology in 2008.He is now a graduate student.His research interests include communication signal processing and satellite communication technology.

Chaotic Noise Generator and its FPGA Realization

WANG Xi-feng，WANG Ke-ren，F(xiàn)ENG Hui，TIAN Shang-cheng
（Electronic Engineering Institute，Hefei 230037，China）

To generate chaotic noise，a chaotic noise generator is designed based on Tent double-way coupled map lattice and“acceptance-rejection”.The generator is realized on FPGA after it is converted from floating pointed operation to fixed pointed operation.The realized generator has advantages including simple structure，low complexity of algorithm，accounting for few resources and easy control.The results of performance test show that the generator can generate chaotic noise with arbitrary distribution，flat power spectrum and good randomicity.

chaotic noise；coupled map lattice；“acceptance－rejection”method；FPGA

TN97

A

10.3969／j.issn.1001－893x.2011.04.006

王喜風(fēng)（1986-），男，浙江嘉善人，2008年于解放軍電子工程學(xué)院獲學(xué)士學(xué)位，現(xiàn)為碩士研究生，主要研究方向為非線性信號處理和數(shù)字系統(tǒng)設(shè)計；

1001－893X（2011）04－0026－05

2011－01－13；

2011－03－03