含均流環DC-DC變換器并聯系統輸出阻抗獲取方法的研究

王 浩，劉進軍，侯 丹

（西安交通大學電氣工程學院，西安 710049）

1 引言

分布式電源系統在通信、航空等領域有著廣泛的應用。通常分布式電源系統內包含多個具有不同連接方式的電源模塊。其中一種典型的分布式混聯電源系統的結構如圖1所示。在該典型結構中，多個電源模塊作為源模塊并聯，通過總線連接多個作為負載的電源模塊。為了均衡各個源模塊的輸出功率，通常各源模塊采用一定的均流方式，并通過均流通訊線來連接并產生均流總線信號。

由于系統中各模塊間的相互作用，整個電源系統在一些情況下會出現不穩定的現象。許多文獻對不同連接方式的電源模塊組成的系統穩定性進行了討論，其中文獻[1-6]是典型的幾篇相關文獻。文獻[1,2]討論了變換器并聯系統的穩定性，文獻[3-6]討論了變換器并聯系統的穩定性。

結合文獻[1-6]的方法，以及進行一定研究可知，如圖1所示結構的多模塊混聯電源系統的穩定性分析可簡化為研究所有源模塊總的輸出阻抗和所有負載模塊總的輸入阻抗之間關系。對于負載模塊來說，一般不需要均流通訊線以及均流措施，因此各負載模塊的輸入阻抗不會互相影響，總的輸入阻抗可通過測量各模塊單獨運行時的輸入阻抗，并通過并聯的電路關系來得到。對于源模塊，由于均流通訊線的存在及均流環的引入，并聯工作時各源模塊會相互作用，使得并聯時的輸出阻抗和各模塊單獨運行時的輸出阻抗不同。同時考慮到均流環的引入可能會導致系統的不穩定。故如何能通過測量的方法在各源模塊并聯之前就可以得到它們并聯時總的輸出阻抗，是一個十分有意義的研究課題。

本文通過推導及簡化工作，提出了一種新穎的變換器并聯系統輸出阻抗獲取方法。該方法通過測量并聯系統中各變換器使用特定的均流通訊線連接方式單獨運行時的輸出阻抗，并使用本文推導所得的公式得到各變換器在并聯運行時的輸出阻抗及并聯系統總輸出阻抗。所提出的變換器并聯系統輸出阻抗獲取方法可用于混聯系統的穩定性預測，從而為該類電源系統產品節約了設計時間和成本。

2 穩定性分析

圖1 典型分布式混聯電源系統結構圖

圖1 所示為一典型的分布式混聯電源系統。該系統可看為由多個模塊并聯作為源模塊及多個模塊并聯作為負載模塊兩部分構成。參考文獻[5]的思路，整個系統的穩定性由多個源模塊并聯的穩定性和由源模塊總輸出阻抗與負載模塊總輸入阻抗決定的接口穩定來共同決定。接口穩定性可以使用Middlebrook阻抗判據來判斷[1]。于是定義為源模塊輸出阻抗與負載模塊輸入阻抗比值的輔助開環增益函數將用于判斷接口穩定性。如圖1所示的系統中，通常負載模塊不使用均流通訊線和均流措施，總的輸入阻抗（ZL）可通過測量各模塊單獨運行時的輸入阻抗，并通過并聯的電路關系來得到。由于源模塊通常使用均流通訊線及均流措施，并聯工作時各源模塊會相互作用，使得并聯時的輸出阻抗和各模塊單獨運行時的輸出阻抗不同。不能通過簡單地測量各源模塊單獨運行時的輸出阻抗并通過并聯電路關系計算得到總的輸出阻抗。

由文獻[3-5]的研究結果可知，對于并聯系統，各個源模塊的小信號模型可由一個電壓控制電壓源和一個輸出阻抗的串聯電路表示。于是圖1所示系統的小信號等效電路可表示為圖2所示電路，其中GvL1～GvLn和Zcs1～Zcsn分別是源模塊1～n的閉環音頻抑制比和閉環輸出阻抗；ZL是負載模塊的總輸入阻抗。

由圖2所示等效電路可求得系統的輸出電壓為：

式中：GvLi和Zcsi分別是模塊i的閉環音頻抑制比和閉環輸出阻抗；Zs和ZL分別是源模塊的總輸出阻抗和負載模塊的總輸入阻抗。

圖2 典型分布式混聯電源系統小信號等效電路

公式 （1）說明整個系統的穩定性由傳遞函數Zs，GvLi，Zcsi和 1/(1+Zs/ZL)的右半平面極點分布情況決定。通常各個變換器單獨工作時都是穩定的，所以GvLi不含右半平面極點。1/(1+Zs/ZL)代表接口穩定性，其中負載模塊總輸入阻抗ZL可通過測量各負載模塊的輸入阻抗并通過計算得到，通常也是穩定的。當源模塊總輸出阻抗Zs也獲取時，可使用Middlebrook阻抗判據來判斷該接口穩定性。于是整個系統的穩定性分析可歸結為對Zs和Zcsi的右半平面極點分布情況的研究。

由于均流環的引入，源模塊并聯會存在穩定性問題，故不能直接使用阻抗分析儀來測量源模塊并聯時的Zs和 Zcsi。并聯工作時各源模塊會相互作用，使得并聯時的輸出阻抗和各模塊單獨運行時的輸出阻抗不同。不能通過簡單地測量各源模塊單獨運行時的輸出阻抗并通過并聯電路關系計算得到總的輸出阻抗。在下面的兩個節里，將討論如何通過測量各模塊單獨運行時的輸出阻抗來獲得Zs和Zcsi。

3 主從控制均流模式并聯系統輸出阻抗獲取方法

使用主從控制均流模式的并聯系統的均流總線信號為主模塊的輸出電流采樣信號。從模塊的小信號等效電路如圖3所示。其中Gdi，ZoLi，Avi(s)和Aci(s)分別是模塊i的控制到輸出傳函、開環輸出阻抗、電壓環補償增益函數和均流環增益函數；Kvi和FM分別是電壓采樣增益和PWM調制增益。

由圖3所示等效電路可得到計算輸出阻抗的方程組如下：

其中ZoM是主模塊的閉環輸出阻抗。

由式（2）可得模塊i的閉環輸出阻抗：

式中：Tvi（s）=Kvi·Avi（s）·FM·Gdi（s）是模塊i只有電壓環控制時的環路增益函數；Zoi=ZOLi/(1+Tvi(s))是模塊i只有電壓環控制時的閉環輸出阻抗。

公式（3）包含了許多傳遞函數，要全部獲取這些傳遞函數將會是十分復雜的過程。當我們把均流總線連接到一個恒壓電源時，將意味著圖3所示等效電路中的均流總線信號擾動值為零，同時也打斷了各模塊間由于均流引入的相互干擾。此時可得到對應的計算輸出阻抗的方程式如下：

由式（4）可得均流總線接恒壓源時模塊i的輸出阻抗如下：

式中：Tvi（s）=Kvi·Avi（s）·FM·Gdi（s）是模塊i只有電壓環控制時的環路增益函數；Zoi=ZOLi/(1+Tvi(s))是模塊i只有電壓環控制時的閉環輸出阻抗。

為了簡化后面的分析，定義如下：

將式（6）代入式（5）和（3）可得：

由式（7）和式（8）可知 Zcsi和 Zcsi*的關系如下：

式（9）中的Zcsi*可通過測量均流總線上接恒壓源時模塊i單獨運行時的輸出阻抗獲得；Zoi可通過測量均流總線懸空時模塊i單獨運行時的輸出阻抗獲得；ZoM可通過測量主模塊單獨運行時的輸出阻抗獲得。這些輸出阻抗的測量都可以使用阻抗分析儀，因此使用式（9）可得到各個模塊并聯運行時的輸出阻抗。源模塊總的輸出阻抗可由下式計算得到。

本章提出了主從控制均流模式并聯系統輸出阻抗獲取方法。

4 平均電流均流模式并聯系統輸出阻抗獲取方法

使用平均電流均流模式并聯系統的均流總線信號為所有源模塊的輸出電流采樣信號的平均值。模塊i的小信號等效電路如圖4所示。

圖4 平均電流均流模式并聯系統中模塊i小信號等效電路圖

由圖4所示等效電路可得到計算輸出阻抗的方程組如下：

由式（11）可得模塊i的閉環輸出阻抗：

式中：Tvi（s）=Kvi·Avi（s）·FM·Gdi（s）是模塊i只有電壓環控制時的環路增益函數；Zoi=ZOLi/(1+Tvi(s))是模塊i只有電壓環控制時的閉環輸出阻抗。

當我們把均流總線連接到一個恒壓電源時，將意味著圖3所示等效電路中的均流總線信號擾動值為零，同時也打斷了各模塊間由于均流引入的相互干擾。此時可得到對應的計算輸出阻抗的方程式如下：

由式（13）可得均流總線接恒壓源時模塊i的輸出阻抗如下：

式中：Tvi（s）=Kvi·Avi（s）·FM·Gdi（s）是模塊i只有電壓環控制時的環路增益函數；Zoi=ZOLi/(1+Tvi(s))是模塊i只有電壓環控制時的閉環輸出阻抗。

使用與式（6）相同的定義，式（14）和（12）可簡化為：

由式（15）和式（16）可知 Zcsi和 Z*csi的關系如下：

由于式（17）兩邊均包含Zcsi，需繼續推導。

用式（17）計算∑（1/Zcsi），可得：

由于∑(1/Zcsk)=∑(1/Zcsi)，式 （18）可重組為：

將式（19）代入式（17）可得到模塊i的輸出阻抗為：

式（10）也可用于計算平均電流均流模式并聯系統的總輸出阻抗。將式（19）代入式（10）可得源模塊總輸出阻抗為：

如同使用主從控制均流模式的并聯系統，使用平均電流均流模式并聯系統總輸出阻抗可以使用阻抗分析儀測量各模塊均流總線特定接法時單獨運行的輸出阻抗，并使用式（20）和式（21）計算得到。

本章提出了平均電流均流模式并聯系統輸出阻抗獲取方法。

5 仿真驗證

在Saber仿真環境下使用了由兩個模塊并聯組成的電源系統進行仿真驗證，分別采用主從控制均流模式和平均電流均流模式兩種主動均流措施。

仿真驗證分以下兩部分：

第一部分是使用主從控制均流模式，第一種方法是在Saber下用阻抗分析儀直接測量出來的并聯系統總輸出阻抗。第2種方法使用第3節方法獲取的并聯系統輸出阻抗（即：Saber下使用同樣的并聯系統，通過在均流總線上接恒壓源，得到模塊i單獨運行時的輸出阻抗Z*csi；通過懸空均流總線，得到模塊i單獨運行時的輸出阻抗Zoi；ZoM可通過測量主模塊單獨運行時的輸出阻抗獲得。最后使用式（9）和式（10）可得到并聯系統總的輸出阻抗。）。比較這兩種方法所得到的結果。

第二部分是使用平均電流均流模式，第一種方法是在Saber下用阻抗分析儀直接測量出來的并聯系統總輸出阻抗。第2種方法使用第4節方法獲取的并聯系統輸出阻抗（即：Saber下使用同樣的并聯系統，通過在均流總線上接恒壓源，得到模塊i單獨運行時的輸出阻抗Z*csi；通過懸空均流總線，得到模塊i單獨運行時的輸出阻抗Zoi；最后使用式（20）和式（21）可得到并聯系統總的輸出阻抗。）。比較這兩種方法所得到的結果。

仿真驗證結果如下面兩節所示。

5.1 主從控制均流模式

使用主從控制均流模式，在Saber仿真環境中使用阻抗分析儀測量兩模塊并聯運行時的輸出阻抗。測量結果的增益和相位特性曲線如圖5的上面兩圖所示。按照第3章的并聯系統總輸出阻抗獲取方法，通過測量兩個模塊在均流總線接恒壓源或懸空時單獨運行的輸出阻抗，使用式（9）和（10）最終可計算得到并聯系統總的輸出阻抗。該結果的增益和相位特性曲線如圖5的下面兩圖所示。

通過比較兩種不同方法得到的結果，可知兩種結果完全吻合。故驗證了第3章所提的主從控制均流模式并聯系統輸出阻抗獲取方法的準確性。

5.2 平均電流均流模式

使用平均電流均流模式，在Saber仿真環境中使用阻抗分析儀測量兩模塊并聯運行時的輸出阻抗。測量結果的增益和相位特性曲線如圖6的下面兩圖所示。按照第4節的并聯系統總輸出阻抗獲取方法，通過測量兩個模塊在均流總線接恒壓源或懸空時單獨運行的輸出阻抗，使用式（20）和（21）最終可計算得到并聯系統總的輸出阻抗。該結果的增益和相位特性曲線如圖6的上面兩圖所示。

通過比較兩種不同方法得到的結果，可知兩種結果完全吻合。故驗證了第4節所提的平均電流均流模式并聯系統輸出阻抗獲取方法的準確性。

圖5 主從控制均流模式并聯系統通過測量和計算所得輸出阻抗

圖6 平均電流均流模式并聯系統通過測量和計算所得輸出阻抗

6 結論

分布式混聯電源系統中的源模塊輸出阻抗獲取是該系統穩定性分析的關鍵。由于均流環的引入，源模塊的各模塊并聯時的輸出阻抗與其單獨運行時的輸出阻抗不同，同時也涉及到穩定性問題。本文提出了通過測量在特定均流母線接法下各模塊單獨運行的輸出阻抗，以獲取基于主從控制均流模式和平均電流均流模式兩種主動均流模式下并聯系統總輸出阻抗的方式。該方法可用于該類型分布式混聯電源系統的產品設計中，有助于縮短設計時間和節約設計成本。

[1]Middlebrook R D.Input Filter Considerations in Design and Application of Switching Regulators.IEEE Industry Applications Society Annual Meeting,1979:366-382.

[2]Wildrick C M，Lee F C，Cho B H，et al.A method of defining the load impedance specification for a stable distributed power system.Power Electronics，IEEE Transactions on.Volume 10,Issue 3,May 1995 Page(s):280-285.

[3]Thottuvelil V J，Verghese G C.Stability analysis of paralleled DC/DC converters with active current sharing.Power Electronics Specialists Conference,1996.PESC '96 Record,27th Annual IEEE,Volume 2,23-27 June 1996 Page(s):1080-1086.

[4]Thottuvelil V J，Verghese G C.Analysis and control design of paralleled DC/DC converters with current sharing.Applied Power Electronics Conference and Exposition,1997.APEC'97 Conference Proceedings 1997,Twelfth Annual,Volume 2,23-27 Feb.1997 Page(s):638-646 vol.2.

[5]Panov Y,Rajagopalan J,Lee F C.Analysis and design of N paralleled DC-DC converters with master-slave currentsharing control.Applied Power Electronics Conference and Exposition,1997.APEC'97 Conference Proceedings 1997,Twelfth Annual,Volume 1,23-27 Feb.1997 Page(s):436-442 vol.1.

[6]Musavi F,Al-Haddad K,Kanaan H Y.A large signal averaged modelling and control of paralleled DC/DC converters with automatic load sharing.Applied Power Electronics Conference and Exposition,2005.APEC 2005.Twentieth Annual IEEE,Volume 2,6-10 March 2005 Page(s):1353-1358 Vol.2.