數字光端機的二次復分接設計

(北方工業大學 機電工程學院,北京100144)

1 引 言

目前,大量的信息都是通過光纖傳輸的，隨著傳輸信息種類的增多，傳統的只能傳輸單一信息的傳輸設備，如只傳輸視頻或只傳輸網絡的設備各自獨占光纖，造成了光纖資源的浪費。復分接技術是利用時分復用技術，將不同的數據進行合并和分離，有利于多種信息的傳輸[1]?？删幊踢壿嬈骷?FPGA)的應用使得復分接技術的實現變得容易。FPGA集成度很高，可以完成極其復雜的時序和組合邏輯電路功能，適用于高速、高密度的數字邏輯電路設計領域[2]。目前一些光端機采用的復分接方式不夠靈活，造成信道利用率低。為此，本文提出一種二次復分接方法，將不同速率的數據靈活處理后，復接在一起進行傳輸，取得了很好的效果。

2 系統構成

通過光纖進行信息傳輸的系統是由光傳輸設備和光纖組成[3]，其中的光傳輸設備是成對使用的，簡稱為光端機。光端機的工作原理如圖1所示。

圖1 光端機原理Fig.1 Schematic diagram of optical translator and receiver

3 設計原理

設計為單模單光纖傳輸2路視頻、2路立體聲音頻、8路數據及1路以太網的數據。光端機的傳輸分為正反兩個通道，設計原理基本相同，本文只以正向通道的設計為例進行說明。

3.1 硬件設計

視頻接口：AD部分采用AD9280芯片，15 MHz采樣，8位量化數據輸出；DA部分采用AD9708芯片，工作頻率15 MHz，8位數據輸入。

音頻接口：AD部分采用CS5340芯片，將左右聲道音頻分別用78.125 kHz時鐘采樣24位量化加上8位同步碼,兩個聲道共64位組成一位5 Mbit/s的數據輸出。DA部分采用CS4344芯片，將左右聲道音頻還原。

數據接口：采用MAX232芯片，完成232數據接口電平和TTL電平轉換。

網絡接口：采用KSZ8995芯片，發射部分將100 Mbit/s以太網數據轉換成5位速率為25 Mbit/s的數據，其中1位是使能數據。接收部分將5位25 Mbit/s的數據轉換成100 Mbit/s以太網數據。

FPGA:采用Altera ep2c5芯片，具體工作由軟件設計完成。

轉換部分：并串轉換部分采用LV1023芯片，串并轉換部分采用LV1224芯片。

3.2 軟件設計

整個軟件設計在QUARTUS II下用VHDL語言編程實現[4]。

3.2.1FPGA對各個接口數據的采集

數據采集情況如表1所示。

表1 信號數據的采集情況Table 1 Collection statistics of signal data

3.2.2復接

復接是設計的重點。數字復接的方法按照各支路信號的交織長度分為按位復接、按字復接和按幀復接[5]。按位復接方法對設備要求簡單，存儲容量小,較易實現，但要求各個支路碼速和相位都相同。按幀復接時不破壞原來各幀的結構，有利于交換,但要用很大容量的緩沖存儲器。結合以上兩種復接方法的特點,本設計采用按字復接的方法,此種方法既靈活,又不需要大容量的緩沖存儲器,一個碼字由一個字節即8位碼組成。

數字復接方式從復接中各支路信號時鐘間的關系角度分為同步復接、異步復接與準同步復接[5]。如果各支路信號的時鐘并非來自同一時鐘源，各信號之間不存在同步關系，稱為異步復接。對于異步復接一般都要通過異步FIFO等進行異步數據同步化,如處理不當,容易進入亞穩態。準同步復接相對于同步復接技術來說增加了碼速調整和碼速恢復的環節。本設計采用同步復接的方式,與以上兩種方式相比,既不易進入亞穩態,又沒有碼速處理的環節,系統更穩定可靠。

圖2 復接原理Fig.2 Multiplexing principle

同步復接方式的各支路信號使用的時鐘都是由一個時鐘提供，而從表1看出本系統要復接的數據速率有3種。一次復接是不可能完成的,因而本設計提出了一種二次同步按字節復接的方法。它將各種不同速率的數據進行處理，使其能夠靈活地組合在一起，在保證了不同速率數據傳輸的同時，也使信道的利用率大大提高。復接原理如圖2所示。

每次復接8位數據，其中前七位為有效數據，第八位為標志位，分接時同步用。具體復接過程如下：

(1)網絡數據的處理

利用FPGA內部的移位寄存器對網絡數據進行串并轉換，將5個25 Mbit/s的網絡數據轉換成25個5 Mbit/s的數據。

(2)一次復接

利用15 MHz時鐘的上升沿觸發一個模為3的計數器。一次復接是復接5 Mbit/s數據，復接后為15 Mbit/s數據，復接分為兩組，具體過程如圖3所示。

圖3 一次復接原理Fig.3 The primary multiplexing principle

(3)二次復接

利用60 MHz時鐘的上升沿觸發一個模為4的計數器。二次復接是復接一次復接后的15 Mbit/s數據，復接后為60 Mbit/s數據，具體過程如圖4所示。

圖4 二次復接原理Fig.4 The secondary multiplexing principle

3.2.3分接

分接是復接的逆過程，在恢復60 MHz時鐘的控制下完成12個節拍，由接收到的標志位來控制節拍的起始。恢復60 MHz時鐘是由串并轉換芯片送給的，其它時鐘由此時鐘分頻得到。分接后的視頻數據每隔4節拍變化一次，其速率為15 Mbit/s，其它的數據每隔12節拍變化一次，其速率為5 Mbit/s。用15 MHz恢復時鐘將分接后的視頻數據送到視頻接口，用5 MHz恢復時鐘分別將分接后的音頻和數據送到音頻接口和數據接口。對于分接后網絡的5 Mbit/s數據必須進行處理，將25個5 Mbit/s的數據，還原成5個25 Mbit/s的數據。做法是在FPGA內部用25 MHz恢復時鐘串行讀取5個5 Mbit/s的數據，完成并串轉換，再將5個25 Mbit/s的數據送到網絡接口。分接過程如圖5所示。

圖5 分接原理Fig.5 De-multiplexing principle

4 測 試

將編譯好的目標文件下載到實驗板FPGA上進行了測試。復接的過程中除了第八通道復接的標志位外，其它通道復接的全部是有效數據，信道利用率高。對于信號指標，經查閱國內同類技術資料并對一些產品進行實際測量，再與本系統各項性能指標作比較，結果表明本系統視頻和音頻的信噪比性能指標優于國內同類技術產品性能指標，如表2所示。

表2 信號指標Table 2 Signal parameters

5 結束語

本文研究了數字光端機的復分接方式，根據視頻、音頻、數據及網絡等信號速率的不同，采用了二次復分接的方式，將不同速率信號的數據進行調整處理，二次復接后傳輸。測試表明，采用此種復接方式的光端機其信號指標好，性能穩定，信道利用率高，節省光纖資源，可廣泛應用于智能交通、安防和工業監控等領域。把電話和E1同視頻、音頻、數據及網絡信號復接在一起傳輸是進一步的研究方向。

參考文獻：

[1] 褚改霞，潘衛，王棟，等.基于FPGA的多路數字信號復分接器的設計[J].電子技術應用，2009(5):43-46.

CHU Gai-xia,PAN Wei,WANG Dong, et al.Design of multi-channel digital signal multiplexer/demultiplexer based on FPGA[J].Application of Electronic Technology, 2009(5):43-46.(in Chinese)

[2] 王誠，吳繼華，范麗珍,等.ALTERA FPGA/CPLD設計[M].北京：人民郵電出版社，2005:2-3.

WANG Cheng,WU Ji-hua,FAN Li-zhen,et al. Design of ALTERA FPGA/CPLD[M].Beijing:People′s Telecommunicaions and Posts Press, 2005:2-3. (in Chinese)

[3] 邱昆.光纖通信導論[M].成都：電子科技大學出版社，1995：111-117.

QIU Kun.The introduction of fiber communication[M]. Chengdu:University of Electronic Science and Technology of China Press, 1995：111-117. (in Chinese)

[4] 劉紹漢，杜灶生，劉新民. VHDL芯片設計[M]. 北京：清華大學出版社，2004:151-156.

LIU Shao-han,DU Zao-sheng,LIU Xin-min.The design of VHDL chip[M]. Beijing:Tsinghua University Press, 2004:151-156. (in Chinese)

[5] 孫莉萍，顧美康，李莉.基于FPGA的數字復接器的設計[J].中小企業科技，2007(7):177-178.

SUN Li-ping,GU Mei-kang,LI Li. Design of digital multiplexer based on FPGA[J].Small and Medium Enterprises Technology, 2007(7):177-178.(in Chinese)