2.4GHz CMOS線性功率放大器設計

秦國賓，王寧章

(廣西大學 計算機與電子信息學院，廣西 南寧 530004)

0 引言

高性能、低成本的CMOS工藝的進步，使得芯片上單位面積內可以集成越來越多的數字功能，從而可以采用復雜的編解碼和調制解調算法，獲得高性能的無線通信。功率放大器作為射頻收發機中功耗和體積最大模塊，其性能直接決定了整個射頻收發機的成本、功耗和體積[1]。另外，隨著通信技術的發展，信道容量急劇增加，許多無線通信系統都采用了幅度、相位組合調制技術，功率放大器在輸出大功率時要防止發生幅度失真，這就對功率放大器的線性度提出了很高的要求[2]。因此，對CMOS線性功率放大器的研究具有重要價值。

1 電路設計

為了提高功率放大器的線性度，一些電路級線性化技術被提出，如源極負反饋，P溝道金屬氧化物半導體(PMOS)電容補償，雙重器件等。在源極負反饋電路中，利用沃爾泰拉級數可以證明，電感性源極負反饋是提高線形度有效的方法。但是，源極負反饋對功率增益也會產生負面影響。源極電感只能在一定程度上提高線性度卻會顯著的降低增益，設計中要在功率增益和線性度之間進行最優選擇[3]。

PMOS電容補償的基本思想是與N溝道金屬氧化物半導體(NMOS)功率放大器并行的放置一個互補的PMOS電容，PMOS電容特性與從 NMOS管柵極看進去的電容具有相反的特性[3]。這種方法的缺點是引入額外的PMOS電容，通常為了和NMOS管形成互補的電容特性，而且需要額外的偏置電路產生合適的PMOS管需要的偏置電壓。

雙重器件電路的基本思想是輸出級采用兩個并行的A類和B類功率放大器，因此整體的跨導是A類和B類放大器的跨導之和，即：

因為A類功率放大器的跨導和功率增益隨輸入信號的幅度的增加而迅速壓縮，而B類功率放大器恰恰相反。所以在這種并行結構中，當輸入信號較小時，A類功率放大器是整

一般MOS的漏極電流等效方程如下：體跨導的主要部分，而信號幅度較大時，B類功率放大器是整體跨導的主要成分，當二者以適當的比例相結合時，B類功率放大器有效地補償了A類功率放大器的功率壓縮，從而可以獲得更高的l dB壓縮點，也就是提高了功率放大器的線性度[4]。

在該設計中，采用雙重器件的方法，在輸出級并聯輔助功率放大器(PA)電路，來補償功率放大器的線性度。整體電路架構如圖1所示。

由式（2）可知Vgs3對三階交調失真（IMD3）有直接的影響，因此會影響到功率放大器的線性度。由N溝道金屬氧化物半導體場效應晶體管(NMOSFET)的特性：當偏壓點接近 VTH時，為正峰值；而當偏壓點大于VTH時，gm"為負峰值。

在正常的情況下，輸出級PA的偏壓點均會大于VTH，其gm"為負峰值。可利用輔助PA偏壓點在接近VTH時，gm"為正峰值的特性，與輸出級PA并聯，使得gm"的峰值相互抵消而變得平整。由于gm"的改善，進而改善整個電路的線性度。

輔助PA偏壓點不同時，gm"的正峰值也不相同，因此輸出級可以并聯多個不同偏壓點的輔助 PA電路，從而使gm"更平整近似常數，進而改善整體電路的線性度。但當并聯的輔助PA電路過多時，會增加許多面積與產生更多的寄生效應，因此在選擇并聯PA電路時，并非并聯越多的輔助PA電路越好[3]。在綜合考慮改善整體電路線性度與相對增加的面積及寄生效應下，該設計采用一個輔助PA電路來改善線性度。

現設計了一個基于TSMC 0.18 μm CMOS工藝，工作在2.4 GHz的線性功率放大器,設計目標為P1 dBm大于20 dBm,效率（PAE）值大于23%，電路結構如圖2所示。

圖2 線性功率放大器的電路結構

主電路采用兩級功率放大器架構，其中漏極偏壓是1.8 V，加上電感達到扼流與匹配的效果。柵極偏壓是0.8 V，加上電阻達到偏壓、匹配、增加穩定度的效果。輔助PA電路在圖2中用橢圓框標出，是利用NMOS加上獨立的偏壓電路所組成，其中源極偏壓Vg=0.6 V。輔助PA電路著重于改善整體電路的線性度，因此源極偏壓在接近次臨界區處。

具體設計流程如下：

①選擇A類的輸出級以達到較佳的線性度；

②選用兩級的架構來達到所需的目標，因為單級功率放大器無法達到較高輸出功率；

③輸出級：預計線性增益來反推所需的電流值，并利用高級設計系統（ADS）軟件的負載拉移功能來測試在不同的Vg偏壓下，所得到的輸出功率與功率增加PAE值。做完輸出級的匹配之后，可得知其輸入功率約4.7 dBm、功率增益約18 dB；

④驅動級：也利用 ADS軟件的負載拉移功能來測試在不同的Vg偏壓下，所得到的輸出功率與PAE值。因輸出級的輸入功率約4.7 dBm，所以驅動級的輸出功率至少要有到5 dBm，才可達到輸出級的需求；

⑤兩級間采用直接電容耦合的方式，以節省不必要的電路元件；

⑥利用輸出級并聯輔助 PA電路，來補償輸出級的 gm＂特性，以改善三階互調失真（IMD3），提高線性度。

2 仿真分析

該設計基于 TSMC的 0.18 μm CMOS工藝，利用ADS2008U2軟件進行設計和仿真，各項性能指標都取得了較好的效果。仿真結果如圖3所示。

在設計過程中，充分考慮了片上電感品質因數不高、電感值較小和占有面積較大的局限條件。采用電流源 SRC2提供穩定的偏置電流，減少電阻的阻值隨溫度變化的影響。驅動級與輸出級之間采用直接耦合電容的方式，減少不必要的元件。

由圖3可以看出，圖3（a）顯示線性功率放大器中心頻率工作在2.4 GHz，S11小于-30 dB, 說明回波損耗很小，輸入匹配良好。圖3（b）顯示當輸入功率為-7.8 dBm時，功率附加效率達到了26.67 %，相應的功率增益為30.6 dB。圖3（c）顯示1 dB壓縮點為22.79 dBm，具有很高的線性度，各項性能指標均已達到預期要求。

在性能仿真過程中發現，電路各級的阻抗匹配對電路的影響都非常大，阻抗匹配是電路設計成敗的關鍵。利用ADS軟件的負載拉移功能是獲取最佳輸出匹配負載和預測晶體管輸出功率和效率的有效且便捷的手段。此外，輸出晶體管尺寸對整體電路的輸出功率和效率有著密切的聯系，存在最佳尺寸，使得電路主要性能達到最優化，但相應對電路的工作條件如驅動級電源電壓等的要求更高。

圖3 仿真結果

3 結語

分析了3種電路級線性化技術的優缺點，然后在TSMC 0.18 μm CMOS工藝下，采用雙重器件，在輸出級并聯輔助PA提高功率放大器線性度的方式，利用ADS2008U2軟件進行了電路設計與仿真，并對性能進行了研究分析，與國內外設計相比，該設計取得了較好的效果[4-6]。隨著CMOS工藝和無線通信領域的不斷發展，該設計可廣泛應用于2.4 GHz開放頻段的IEEE802.11b標準協議和藍牙系統的發射模塊。

[1] 王偉峰,夏立誠,王文騏.高速寬帶應用的毫米波CMOS集成電路[J].通信技術,2007,42(06):70-72.

[2] 池保勇,余志平,石秉學.CMOS射頻集成電路分析與設計[M].北京:清華大學出版社,2006.

[3] WANG C Z, VAIDYANATHAN M, LARSON L. A Capacitance Compensation Technique for Improved Linearity in CMOS Class-AB Power Amplifiers[J]. IEEE Journal of Solid-State Circuits, 2004,9(11):1927-1937.

[4] DING Y W, HARJANI R. A high-efficiency CMOS +22dbm Linear Power Amplifier [J]. IEEE Journal of Solid-State Circuits, 2005,40(09):1895-1900.

[5] 閆濤濤,周健軍.1.6GHz高線性度低功耗CMOS驅動放大器[J].信息技術,2008,32(09):68-71.

[6] 李亮,李文淵,王志功.2.4GHz CMOS功率放大器設計[J].電子器件,2006,29(02): 348-350.