調頻激勵器的設計與實現

蔣正萍

（成都電子機械高等專科學校，四川 成都 610031）

0 引言

數字調頻激勵器是調頻發射機的信息處理核心，直接決定發射機性能的優劣；另一方面，它又部分承擔發射機故障處理及報警的責任，即調頻激勵器應對自身及發射機整機進行監控，在發射機運行出現故障時需進行自身調整，來保證發射機運行的正常和安全。數字調頻激勵器的控制器是激勵器的監控裝置，它通過與數字調頻激勵器的接口電路相連，能對激勵器的各個狀態及發射機的部分狀態進行檢測并且向激勵器發出控制命令。

1 系統設計要求分析及框圖

[1]，現要求設計并制作一個單工無線呼叫系統，實現主站至從站間的單工語音及數據傳輸業務。發射頻率要求在30～40 MHz之間，發送功率不大于20 mW，需要在主站與從站間進行間距不小于5米的單工通信。在該系統中，需要編碼方式具有一定檢糾錯能力，而又兼顧到效率。調頻激勵器系統框圖見圖1所示。

圖1 調頻激勵器系統

2 項系統主要功能模塊設計實現

（1）發射機語音信號采集模塊設計

參考文獻[2-3]，由于使用DDS軟件調頻，所以語音信號需通過模數（AD）轉換送入單片機。而凌陽單片機自帶麥克風（MIC）輸入的模數轉換器件（ADC）通道，所以選擇語音信號從此通道輸入，再經過自動增益控制和放大后進行AD轉換，實現語音數字的采集，以用于 DDS軟件調頻。電路圖如圖2所示。

（2）發射機DDS模塊電路設計

參考文獻[3-5]，由于發射機采用DDS軟件調頻和軟件頻移鍵控（FSK）的方法，所以需要專用的DDS芯片。選用AD9851。由單片機控制AD 9851的頻率控制字，為了提高控制速度控制數據傳輸方式使用并行方式。AD9851內部含有32位相位全加器，外階參考頻率源為28.3217 MHz晶體振蕩器，經過內部6倍頻后，理論上頻率輸出范圍約為0～80 MHz。因為參考時鐘源為晶體振蕩器，其頻率精度很高,所以 DDS輸出數字化的模擬正弦波的頻率分辨率高且相位連續，穩定度很高。外圍電路設計如圖3所示。

（3）發射機模擬通道設計

參考文獻[6]，低通濾波器和放大級設計。由DDS輸出的信號即進入模擬通道。系統要求的頻率在40 MHz以下，必需對 DDS輸出信號進行濾波。為了使通帶內有穩定的響應，和一定窄的過渡帶，采用七階無源切比雪夫濾低通波器。使用高速運放 OPA658對 AD9851的輸出信號進行放大。OPA658是0.1 dB增益帶寬積為130 MHz的單運放，來自AD9851的信號經低通濾波后輸出為550 mV，根據芯片手冊知道，OPA658增益定為G=5時增益帶寬積為370 MHz，發射信號載波頻率都低于40 MHz，一級OPA658放大輸出即可滿足要求信號的放大要求。

濾波器及放大器模塊電路設計如圖4所示。

功率放大級電路設計。由于題目要求不大于20 mW的輸出功率，所以我們選擇高速緩沖運放HA1110作為輸出的功率放大。HA1110 的增益帶寬積為700 MHz，輸出擺幅為正負4.5 V，可以滿足要求。

天線設計。由于題目要求發射功率小于20 mW，傳送的距離盡可能遠，所以我們要盡量提高天線的發射效率，所以使用中部加載天線可以提高效率（中部加載天線，這種天線盡管其輻射電阻仍較低，但沿著天線的電流分布較均勻，輻射效率較高所以被廣泛使用）。

接收機部分語音接收解調模塊設計。語音信號使用單片收音芯片LA1800接收解調，然后經TD2822放大推動耳機。電路設計如圖5所示。

（4）FSK接收解調模塊設計

圖2 語音信息采集部分電路

圖3 發射機DDS模塊電路

圖4 低通濾波器和放大級電路

圖5 LA1800接收電路

FSK接收解調電路同樣使用單片收音芯片LA1800,所不同的是，LA1800解調輸出的信號不是送到揚聲器，而是進行門限判別，然后送往單片機解碼。門限判別部分電路如圖6所示。

圖6 門限判別部分電路

（5）系統電源設計

為了降低電源噪聲，方便移動，在發送和接收端都使用蓄電池供電。發送端需要供電電壓為正負5 V，需要對蓄電池的電壓進行轉換。接收端供電需正5 V、和3.3 V，單片機使用5 V，LA1800采用3.3 V供電。為了方便，使用二極管串聯降壓的方法。

3 系統軟件設計及流程

整個控制程序皆由C語言編寫。圖7是DDS軟件調頻流程。

圖7 發射機軟件調頻流程

主控單片機主要處理信號的編碼、調制工作，對于那些較費機時的人機接口處理，則交由一片 51單片機完成，專門負責液晶顯示器（LCD）顯示控制和鍵盤響應的AT89S52單片機通過異步串行接口與主單片機進行數據和命令的交互，封裝了一系列LCD顯示控制函數。

4 系統性能指標測試及結果

①主站發射機音頻信號發射頻率：39.7 MHz；

②51歐假負載上電壓有效值:950 mV;發射峰值功率：約18 mW；

③主站信號波形失真測試（通過20 dB衰減器互連）。在上述條件下，系統測得的結果如表1、表2、表3和表4所示；

④主站話音信號的接收效果測試；

表1 從站波形失真測試數據

表2 從站接收效果測試數據

表3 英文短信功能測試結果

表4 主站撥號選呼和群呼測試結果

⑤英文短信功能測試；

⑥主站撥號選呼和群呼測試。

5 結語

用現場可編程門陣列（FPGA）實現DDS 調頻信號電路更為靈活，只要改變DDS中ROM 內的數據和控制參數，DDS 就可以產生任意調制波形，且分辨率高，具有相當大的靈活性。相比之下，DDS 的功能完全取決于設計需求，可以復雜也可以簡單，而且FPGA 芯片還支持在系統現場升級。另外，將 DDS 設計嵌入到 FPGA 芯片所構成的系統中，其系統成本并不會增加多少，而購買專用芯片的價格則是前者的很多倍。所以采用 FPGA 來設計 DDS 系統具有很高的性價比。并且該方案已經用到實際系統中，效果非常的出色。

參考文獻

[1]徐建敏.數字調頻激勵器[J].電視工程,1995(01):14-18.

[2]張肅文.高頻電子線路[M].北京:高等教育出版社,1980.

[3]盧宏基,張丹.基于AD9851的軟件調頻電路設計[J].安徽大學學報：自然科學版,2007(04):36-39.

[4]盧屹,張新軍.數字鎖相環的參數設計及其應用[J].通信技術,2001(09):12.

[5]胡焱,周超,沈家慶,等.基于單片機的水溫監控系統設計[J].通信技術,2007,40(08):85.

[6]尹文慧,高飛,卜祥元,等.調頻激勵器中預加重濾波器的設計與實現[J].電聲技術,2008(06):31-33.