基于LVDS的高速數據傳輸系統的設計

楊翠虹，文 豐，姚 宗

（中北大學儀器科學與動態測試教育部重點實驗室，電子測試技術國家重點實驗室，山西 太原 030051）

0 引言

隨著信息技術的發展，特別是通信技術的發展，傳統的數據傳輸方式由于速度慢、抗干擾能力弱、難以支持長距離的數據傳輸等缺點越來越不能滿足技術應用的需求。LVDS技術和光纖通信的應用，解決了這一瓶頸。

LVDS是一種低振幅差分信號技術,使用幅度非常低的信號(約350 mV) 通過一對差分PCB 走線或平衡電纜傳輸數據，驅動和接收不依賴于供電電壓5 V、3.3 V甚至2.5 V，保持同樣的信號電平和性能[1]。它能以高達數百 Mb/s 的速度傳送串行數據。由于電壓信號幅度較低,而且采用恒流源模式驅動,故只產生極低的噪聲,消耗非常小的功率,甚至不論頻率高低,功耗都幾乎不變。此外,由于 LVDS 以差分方式傳送數據,所以不易受共模噪音影響。LVDS技術與同類技術相比較有以上一些優點，因此得到了廣泛的應用。值得注意的是，LVDS信號本身只能滿足短距離（不超過幾米）傳輸條件下數據高速傳輸的要求，不能支持長距離傳輸。而自適應均衡器可自動為信號損耗提供補償，使電纜傳來的串行數字信號可以重新恢復其原有強度。利用這一特點，采用高速串行數字接口(SDI)自適應電纜均衡器及電纜驅動器芯片構建系統，可以擴大 LVDS技術的數據傳送范圍。光纖傳輸系統具有容量大，傳輸距離遠，抗干擾性強等優勢，在通信傳輸方面有著不可替代的地位。目前，單模光纖能以 1.2 Gb/s的速度傳輸2 km。

提出的基于LVDS的長距離高速串行數據傳輸系統是將光纖作為傳輸介質來傳送 LVDS信號，以實現高速率條件下長距離傳送的要求。

1 總體設計方案

該系統設計需要完成在信號在180 Mb/s以上的速度準確傳輸2 km以上。根據設計的需求和方案的合理性，彈上采集設備到地面設備之間采用同軸電纜通信，由標準SMA接插件連接，地面之間的傳輸采用光纖通信，由光模塊連接。

圖1為原理框圖。計算機通過USB模塊（USB2.0）下發命令并完成數據從設備到上位機的傳輸。彈上采編設備接收到命令后，開始采集數據。數據在傳輸過程中通過LVDS串行芯片DS92LV1023完成并行數據到串行數據的轉化，通過解串芯片DS92LV1224完成并行數據到串行數據的轉化；通過CLC001/CLC006和CLC012/CLC014一組電纜驅動芯片減小信號的衰減使信號能滿足遠距離傳輸的要求；通過光模塊實現光信號與電信號的相互轉化以滿足光纖傳輸的需求。

圖1 原理框

2 硬件實現

2.1 主要芯片簡介

LVDS技術已經整合到驅動串行、接收解串等集成電路之內。DS92LV1023和DS92LV1224就是兩款LVDS芯片，是美國國家半導體公司推出的10位總線型低壓差分信號的應用芯片組。其中，DS92LV1023可將10位并行CMOS或TTL數據轉換為具有內嵌時鐘的高速串行差分數據流的驅動串行器；DS92LV1224則是接收該差分數據流并將它們轉換為并行數據的接收解串器，它同時又可以重建并行時鐘。這組器件進行數據串并轉換時采用的是內嵌時鐘，這樣可有效地解決由于時鐘與數據的不嚴格同步而制約高速傳輸的瓶頸問題。

CLC001/CLC006和CLC012/CLC014分別是高速驅動器和自適應均衡器。高速驅動器可以驅動電纜傳輸更長的距離。經由電纜長距離傳送而來的信號都會出現衰減現象，自適應均衡器的作用就是將經由電纜傳送的信號均衡。

2.2 同軸LVDS長線傳輸電路的設計

LVDS信號的傳輸必須依靠串行驅動電路和解串接收電路成對出現互相搭配來完成。其中，串行驅動電路和解串接收電路要正常通信，必須由外部提供工作時鐘，而且工作時鐘頻率必須相等。由于 FPGA內部邏輯靈活多變，完全可以提供兩個頻率相等的時鐘[2]。

彈上 LVDS驅動端：彈上采集的數據經過驅動串行器DS92LV1023串化后輸出的差分信號壓差為200 mV左右，若直接經同軸電纜（SYV-50-3-3系列，內部導體直徑0.9 mm，衰減系數≤4.0 dB/m）傳輸只能傳輸 10 m左右。但如果這個信號再經過高速驅動芯片CLC001，通過調節電阻R23的阻值，輸出壓差可以達到2 V左右[3]。這樣的差分信號經同軸電纜可以傳輸200 m以上的距離。具體電路如圖2所示。

圖2 彈上LVDS驅動端電路

地面轉接LVDS接收端：地面轉接設備主要接收從彈上設備傳輸的數據。具體電路如圖3示。CLC014為電纜自適應均衡器，與高速驅動芯片 CLC001互相搭配，使經同軸電纜衰減后的信號均衡，增強差分信號強度，便于長距離傳輸而不失真。其中，R51為同軸電纜匹配電阻。接收解串器DS92LV1224與串行驅動器DS92LV1023互相搭配，使串行的LVDS信號轉化為FPGA能夠處理的并行數據。其中，R42為接收端終端匹配電阻[4]。

圖3 地面轉接LVDS接收端電路

2.3 光纖長線傳輸電路的設計

該傳輸系統地面轉接設備到地面綜合測試設備之間由于傳輸距離需要達到2 km以上，傳輸速度高達100 Mb/s，所有選用光纖通信。系統所選用光模塊 OCM3723，信號輸入電平范圍為1.5～2.3 V。LVDS驅動串行芯片DS92LV1023的信號輸出幅值小于800 mV，這個電壓值如果直接接入光模塊OCM3723的輸入端，光模塊根本不能識別。所以高速驅動芯片CLC006是必不可少的，它可以將DS92LV1023輸出的弱電壓增強到2 V左右，可以滿足光模塊OCM3723的信號輸入電平范圍。將光模塊與 LVDS芯片連接方式的原理圖結合具體的芯片應用到具體電路中如圖4所示。

圖4 光纖長線傳輸發送、接收電路

3 關鍵技術研究

3.1 采集速度與LVDS傳輸速度的匹配

該系統采用的LVDS傳輸速度范圍是10～66 MB/s，而彈上采集設備采集速度只有576 KB/s。所以，需要將采集到的數據暫時存放在FPGA的FIFO中，存到一定數量，fifohf信號拉低，再將數據送給LVDS模塊。LVDS的傳輸速度比采集速度快很多，fifo中的數據很快會被讀完。讀完后fifohf信號拉高，LVDS模塊等待下一次讀數。等到下一次 fifohf信號拉低時，LVDS模塊再次同步需要500 μs時間，這樣就會丟失掉500 μs的數據。所以LVDS模塊通信不能中斷。

系統采用以下方法解決LVDS模塊通信不能中斷問題。

采編器的R/WEN信號高電平時，開始工作。如圖5示。當fifo模塊里的數全部送完后，將fifohf半滿信號拉高。

圖5 速度匹配流程

此時在FPGA程序中編譯一些數據（無效數），并將這些無效數送給LVDS模塊讓其一直處于通信狀態。由于LVDS模塊傳輸的數據有兩種：彈上采集設備采集到的有效數、FPGA產生的無效數，所以需要產生一個標志位 flag和數據一起送給LVDS模塊，以方便接收數據端解碼出有效數據。當 fifohf半滿信號為低電平時，讓 flag 為低電平，此時代表有效數即采集到的數據。反之，flag為高電平，代表無效數即FPGA自己產生的數據。DS92LV1023和DS92LV1224芯片有10個數據管腳，系統傳輸的數據為8位，有兩位是空閑的，可以將其中一個管腳作為flag來用。

3.2 LVDS傳輸速度與光纖傳輸的匹配

LVDS傳輸與光纖傳輸的匹配問題需要解決兩個問題：

①LVDS 芯片之間可以傳輸持續不變的數，但在LVDS與光纖之間不能正常傳遞，LVDS芯片會失鎖。用示波器可觀測到DS92LV1224的通信標志位LOCK：正常通訊時，LOCK為低電平，否則為高電平。LVDS可以傳輸10位數據，需要傳輸的數據是8位，所以只要讓其中一位不斷變化，問題就得以解決；

②在傳輸有效數與無效數分段傳輸時需要加一個Flag標志位，LVDS芯片數據位共有10位，如果將Flag標志位放在第九位時，在LVDS之間通訊沒有問題，但加入光纖傳輸后，在接收端LVDS芯片會失鎖，數據紊亂。如圖6所示。圖6是用示波器測量到的LVDS解串芯片的通信標志位LOCK，其中橫坐標表示時間，縱坐標表示伏值，測量條件為：頻率11.96 kHz,周期為83.61 μs,峰峰值3.84 V。從圖中可以看出，LOCK信號有失鎖的情況[5]，故需要將Flag標志位放在第十位。

圖6 DS92LV1224標志位LOCK

3.3 數據接收速度與USB傳輸速度的匹配

地面綜合測試設備到上位機之間采用USB模塊進行間歇式（GPIF方式）傳輸。這種方式是以數據包的方式傳輸數據，每次傳輸512個字節大小的數據包。LVDS的傳輸速度為18.432 MB/s（包括無效數），而USB模塊傳給計算機的速度最快為18 MB/s（只傳輸有效數據），所以可以將FPGA接收到的有效數據先暫時存放到內部FIFO中，當FIFO中數據達到512個字節時FPGA發出信號通知USB模塊進行讀數。USB模塊將數據讀入上位機后進入等待狀態，等待FPGA的下一次讀數命令。

4 結語

介紹了一種基于LVDS的長距離高速串行數據傳輸系統的設計方法，分別對同軸電纜傳輸 LVDS信號長線傳輸電路和光纖長線傳輸電路的設計做了詳細介紹，并對設計中遇到的關鍵問題進行了研究，提出了具體的解決方法。該系統已經投入實際應用，圖7為系統采集并傳輸回來的具體波形，可以看出系統可以完成信號在18.432 MB/s速度下不失真地傳輸2 km以上的距離，性能可靠、穩定，該方法值得推廣。

圖7 伏值為-10-10V試驗波形

[1] 崔維嘉,樊少杰.新一代的總線結構—RapidlO[J].通信技術,2001(04):42-44.

[2] 毛繼志,李建周,許家棟.基于FPGA的高速數傳系統研究[J].微電子學與計算機,2005,22(11):104-107.

[3] 布明恩,楊文榮,張啟平.8位 LVDS串行器的設計研究[J].微計算機信息,2005,21(01):103-104.

[4] 李泉,文鷹.利用FPGA與串行/解串行芯片HP1032/1034設計數字視頻的復/分接[J].電子技術,2003(02):43-46.

[5] 李向陽.多通道LVDS的實現及傳輸錯誤處理[J].小型微型計算機系統,2005,26(08):1436-1440.