TDA9965工作原理及其在TDI-CCD相機電路中的應用

摘 要:TDA9965是PHILIPS公司專門為CCD相機設計的一款12位模/數轉換芯片。在此分析了TDA9965的結構和工作原理，選用FPGA器件作為硬件設計載體，使用VHDL語言以QuarterⅡ作為平臺對TDA9965的初始化設置和驅動時序發生器進行了硬件描述及仿真和配置。最后分析了TDA9965的硬件PCB設計。系統采用FPGA配置TDA9965作為某款國產TDI-CCD成像系統的視頻處理部分，在實驗中成功地完成了模擬視頻信號的數字化處理。 關鍵詞:TDA9965; 現場可編程邏輯陣列; 硬件描述語言; 驅動時序

中圖分類號:TN79+2-34文獻標識碼:A

文章編號:1004-373X(2010)18-0163-03

Principle of TDA9965 and Its Application in TDI-CCD Cameras

LIU Yan1， 2， GAO Wei1， CHEN Chuan1， 2， CHEN Chu-jun1， 2

(1. Xi’an Institute of Optics Precision Mechanics， Chinese Academy Sciences， Xi’an 710119， China;

2. Gradute School of the Chinese Acsdemy of Sciences， Beijing 100684， China)

Abstract: The TDA9965 producted by PHILIPS Company for CCD cameras is a 12-bit analog-to-digital convertion chip. Its structure and working principle are analyzed in this article. The field programmable logic array (FPGA) is chosen as a hardware design platform. By taking QuarterII as a platform， the initialization settings and driving time-seqence generator of TDA9965 are described and simulated with VHDL. The design of TDA9965′s PCB is analyzed. FPGA and TDA9965 are taken as the video processing sections of a TDI-CCD camera made in China. The digital processing of the analog video signal is successfully achieved in experiment.Keywords: TDA9965; field programmable logic array; hardware description language;driving time sequence

0 引 言

CCD輸出的信號必須進行視頻處理才能供后續電路使用。其目的就是盡可能地消除各種噪聲和干擾，但又不損失圖像細節，并且保證在CCD的動態范圍內圖像信號隨目標亮度成線性變化，同時為了便于計算機處理和大容量存儲，還必須對CCD輸出信號進行數字化處理[1]。CCD視頻處理電路是電路系統的重要組成部分，直接影響CCD的性能，因此TDA9965在系統中的作用非常重要。

1 TDI-CCD相機結構

時間延時積分電荷耦合器件(Time Delay and Integration Charge Coupled Devices，TDICCD)是近幾年發展起來的一種新型光電傳感器。主要應用在低照度條件下，對低照度目標有很高的靈敏度。系統中采用的TDI-CCD輸出頻率為100 MHz，分8路輸出。TDI-CCD成像系統主要包括光學系統、機械系統、電源供電系統、驅動系統、控制系統、圖像數據處理系統等[2]。系統處理過程為:TDI-CCD在FPGA提供的驅動時序控制下將光信號轉換成電信號，即模擬視頻信號;模擬視頻信號經放大倒相處理后送入TDA9965，TDA9965也同樣在FPGA提供的時序信號驅動下完成對模擬視頻信號的數字化處理;轉換后的數字信號送入FPGA，經過一系列處理最終送入終端。系統采用一片FPGA同時為TDI-CCD和TDA9965提供時序驅動信號，FPGA的型號是Altera公司的EP3C25Q240，它是一款性價比很高的芯片。

2 TDA9965簡介及其工作原理

2.1 TDA9965簡介

TDA9965是PHILIPS公司針對CCD成像系統設計的一款低功耗模/數轉換芯片。它主要由箝位及采樣保持(CTH)電路、調準箝位回路(ADC CLAMP LOOP)、可編程增益放大(PGA)電路和A/D轉換電路三部分組成[3]。CTH帶寬、PGA增ADC箝位暗電平以及其他控制脈沖極性都是通過配置3線串行接口實現的。

TDA9965的主要特征有[3]:

(1) 采樣頻率30 MHz;

(2) PGA范圍為0～36 dB;

(3) 12 b A/D轉換器;

(4) 箝位及采樣保持(CTH)電路的可控頻率范圍為35～284 MHz;

(5) 可編程3線串行接口配置;

(6) 低功耗，典型值為425 mW。

2.1.1 箝位及采樣保持(CTH)電路

箝位及采樣保持(CTH)電路是TDA9965的重要組成部分。當外界沒有光線射進CCD時，視頻信號中依然有壓降，這就是暗像元帶來的偏壓，一般被視為噪聲。箝位電路就是用來清除這種噪聲的(如圖1中的ΔVBLACK)，控制脈沖是CLPOB，CLPADC[3]。采樣保持電路采用的相關雙采樣(CDS)算法可以有效地抑制復位噪聲和白噪聲。SHP，SHD分別作為第一次采樣和第二次采樣的驅動信號，第一次采樣位于復位周期結束后(圖1中的Floating gate level);第二次采樣位于信號的信息階段(圖1中的Videolevel)，兩次采樣的電壓差減去ΔVBLACK就代表了不含噪聲的信號(如圖1中所示的ΔVDATA)。CLPOB，CLPADC，SHP，SHD的具體時序關系如圖2所示，它們之間有嚴格的時間關系，t1=3 ns，t2=3 ns。

圖1 CCD輸出信號

圖2 CDS時序圖

2.1.2 可編程增益放大電路

在TDA9965中，為了適應不同亮度的目標，防止CCD信號過弱或飽和，其含有一個可編程增益放大電路(PGA)的處理單元，用來控制信號的增益，TDA9965的增益范圍為0～36 dB，增益的大小由10bitDAC控制，通過3線串行接口來設定[3]。輸入代碼與增益大小的關系如圖3所示。

圖3 增益大小與輸入代碼的關系

2.2 TDA9965工作原理

TDA9965的工作模式是通過3線串性接口配置的。3線串行接口的3個信號(SEN，SCLK，SDATA)用來控制移位寄存器的寫入操作，SEN是移位寄存器使能端;SDATA是串行數據輸入信號;SCLK是串行移位時鐘。芯片內部一共有3個DAC控制器，當A1A0=00時，3線串行接口向10-BIT DAC寫入10位數據，用于控制ADC箝位電平。當A1A0=01時，3線串行接口向4-BIT DAC寫入4位數據控制CTH電路的截至頻率;當A1A0=10時，3線串行接口向另一個10-BIT DAC寫入10位數據控制PGA的增益[3]。串口詳細設置如表1所示。

表1 串口詳細設置

地址位數據位

A1A0SD0～SD9

00SD0～SD9:ADC箝位參考電平控制;

01SD0～SD3:CTH截至頻率控制;

10SD0～SD9:PGA增益控制;

11SD0=1:SHP、SHD低電平有效;

SD1=1;CLPOB、CLPADC高電平有效;

SD2=1:CLKADC上升沿有效。

3 TDA9965驅動時序及硬件電路的實現

3.1 TDA9965的3線串口初始配置

采用目前很流行的現場可編程邏輯器件(FPGA)來實現時序設計，FPGA大大提高了系統的靈活性，因為它具有功能強大，開發過程投資小，周期短，便于修改及開發工具智能化等特點[4]。系統采用Altera公司的EP3C25Q240芯片和VHDL語言編寫代碼，在Quartus Ⅱ平臺上完成了TDA9965的3線串口初始配置和驅動時序的設計。

圖4 為通過串口向控制DAC輸入數據的時序圖及其仿真結果。在SEN處于低電平時，當SCLK 的每個上升沿到來時，SDATA向移位寄存器寫入數據，數據長度為12位。A1和A0用于選擇對哪個功能模塊進行配置，后10個數用于對選定的模塊進行何種功能的設定。例如，當“A1 A0”為“01”時，用于完成CTH截至頻率的設定，其中SD0到SD3是有效位，由0~15設定0~30 MHz的采樣頻率;當“A1 A0”為“10”時，用于完成PGA增益的設定，其中SD0到SD9是有效位，由0~1 023設定0~36 dB的放大范圍。

圖4 DAC輸入數據時序及仿真結果

3.2 TDA9965時序設計

TDA9965包含CLPOB，CLPADC，SHP，SHD，CLKADC，SDATA，SCLK，SEN共8路控制脈沖信號。其中，CLPOB，CLPADC分別為暗像元箝位脈沖輸入信號和ADC箝位脈沖輸入信號;SHP，SHD用于相關雙采樣;CLKADC為A/D轉換提供時鐘信號;SDATA，SCLK，SEN用于配置3線串行接口。因為TDA9965所進行的A/D轉換是針對CCD視頻信號的，所以它的驅動時鐘在時序上要與CCD的驅動時鐘相匹配。圖5 為TDI-CCD相機總的時序仿真圖。

圖5 TDI-CCD時序仿真圖

3.3 硬件電路設計

TDA9965是一款高速、高精度的模/數轉換芯片，在它的PCB設計中既有模擬電路，又有數字電路，故常常把它看成是模擬器件。模擬信號是隨時間變化的連續電壓和電流有效成分，它對外界的干擾非常敏感;數字信號在上升沿和下降沿處有較高的高頻成分，很容易影響周圍的模擬信號。因此設計中在輸入模擬信號的引腳處都加去耦電容來避免對其他引腳中的數字信號的影響。有效地區別開數字電源和模擬電源，分割模擬地和數字地[5]。設計采用4層PCB，TDI-CCD輸出的交流模擬信號首先進行倒相和放大處理，然后送入TDA9965，這段信號的傳輸線越短越好。

4 結 語

系統采用FPGA配置TDA9965完成了對TDI-CCD輸出視頻信號的數字化處理，TDA9965將傳統視頻處理電路中的相關雙采樣、可編程增益控制、暗電平補償、ADC模/數轉換電路集成到一片芯片上，使視頻處理電路大大簡單化，同時減小了噪聲，減輕了調試帶來的負擔，使CCD相機朝著小型化方向發展。

參考文獻

[1]王慶友.CCD應用技術[M].天津:天津大學出版社，2005.

[2]RIBES Alfonso. Camera design guide[M] Canada:DALSA， 2005: 1-50.

[3]Philips Semiconductors Corporation.TDA9965 12-bit 30 Msps analog-to-digital interface for CCD cameras[M/OL].[2004-07-05].http://www.docin.com/p-46756356.html.

[4]周潤景.基于Quartus Ⅱ的FPGA/CPLD數字系統設計實例[M].北京:電子工業出版社，2007.

[5]周潤景.Cadence高速電路板設計與仿真[M].北京:電子工業出版社，2007.

[6]HOLST G C. CCD arrays， cameras and displays[M].USA:SPIE Optical Engineering Press，1998.

[7]黃美玲，張伯珩，邊川平.CDS器件在 TDICCD視頻信號處理中的應用[J].光子學報，2000，24(14):82-86.

[8]楊秉新.TDICCD相機的信噪比的研究[J].航天返回與遙感，2005，26(2):22-24.

[9]常丹華.于洋.基于VHDL的CCD驅動時序設計[J].今日電子，2003(10):27-29.

[10]梁曉瑩.岳洪偉.ASIC中的異步FIFO的實現[J].微計算機信息，2007(7):246-248.

[11]李本亮.TDICCD相機數據采集與圖像處理技術[J].航天返回與遙感，1998，19(3):64-70.

[12]袁金鳳，陳文藝，李凱.基于FPGA的線陣CCD驅動時序電路的設計[J].現代電子技術，2009，32(3):160-162.