TDA9965工作原理及其在TDI-CCD相機電路中的應用

摘 要:TDA9965是PHILIPS公司專門為CCD相機設計的一款12位模/數(shù)轉換芯片。在此分析了TDA9965的結構和工作原理，選用FPGA器件作為硬件設計載體，使用VHDL語言以QuarterⅡ作為平臺對TDA9965的初始化設置和驅動時序發(fā)生器進行了硬件描述及仿真和配置。最后分析了TDA9965的硬件PCB設計。系統(tǒng)采用FPGA配置TDA9965作為某款國產(chǎn)TDI-CCD成像系統(tǒng)的視頻處理部分，在實驗中成功地完成了模擬視頻信號的數(shù)字化處理。 關鍵詞:TDA9965; 現(xiàn)場可編程邏輯陣列; 硬件描述語言; 驅動時序

中圖分類號:TN79+2-34文獻標識碼:A

文章編號:1004-373X(2010)18-0163-03

Principle of TDA9965 and Its Application in TDI-CCD Cameras

LIU Yan1， 2， GAO Wei1， CHEN Chuan1， 2， CHEN Chu-jun1， 2

(1. Xi’an Institute of Optics Precision Mechanics， Chinese Academy Sciences， Xi’an 710119， China;

2. Gradute School of the Chinese Acsdemy of Sciences， Beijing 100684， China)

Abstract: The TDA9965 producted by PHILIPS Company for CCD cameras is a 12-bit analog-to-digital convertion chip. Its structure and working principle are analyzed in this article. The field programmable logic array (FPGA) is chosen as a hardware design platform. By taking QuarterII as a platform， the initialization settings and driving time-seqence generator of TDA9965 are described and simulated with VHDL. The design of TDA9965′s PCB is analyzed. FPGA and TDA9965 are taken as the video processing sections of a TDI-CCD camera made in China. The digital processing of the analog video signal is successfully achieved in experiment.Keywords: TDA9965; field programmable logic array; hardware description language;driving time sequence

0 引 言

CCD輸出的信號必須進行視頻處理才能供后續(xù)電路使用。其目的就是盡可能地消除各種噪聲和干擾，但又不損失圖像細節(jié)，并且保證在CCD的動態(tài)范圍內(nèi)圖像信號隨目標亮度成線性變化，同時為了便于計算機處理和大容量存儲，還必須對CCD輸出信號進行數(shù)字化處理[1]。CCD視頻處理電路是電路系統(tǒng)的重要組成部分，直接影響CCD的性能，因此TDA9965在系統(tǒng)中的作用非常重要。

1 TDI-CCD相機結構

時間延時積分電荷耦合器件(Time Delay and Integration Charge Coupled Devices，TDICCD)是近幾年發(fā)展起來的一種新型光電傳感器。主要應用在低照度條件下，對低照度目標有很高的靈敏度。系統(tǒng)中采用的TDI-CCD輸出頻率為100 MHz，分8路輸出。TDI-CCD成像系統(tǒng)主要包括光學系統(tǒng)、機械系統(tǒng)、電源供電系統(tǒng)、驅動系統(tǒng)、控制系統(tǒng)、圖像數(shù)據(jù)處理系統(tǒng)等[2]。系統(tǒng)處理過程為:TDI-CCD在FPGA提供的驅動時序控制下將光信號轉換成電信號，即模擬視頻信號;模擬視頻信號經(jīng)放大倒相處理后送入TDA9965，TDA9965也同樣在FPGA提供的時序信號驅動下完成對模擬視頻信號的數(shù)字化處理;轉換后的數(shù)字信號送入FPGA，經(jīng)過一系列處理最終送入終端。……