SCR的I-V曲線中二次崩潰對ESD性能的影響

摘 要: 介紹幾種常見的靜電放電(ESD)器件，闡述SCR在幾種ESD器件中的優點，提出持續改進的SCR器件，比較改進SCR器件的原因和改進之后的效果。對比它和改進前器件的ESD測試數據，集中描述了I-V的二次崩潰曲線出現的原因及其對ESD性能的影響。結果表明，SCR的二次崩潰曲線對器件的 ESD性能有著非常好的效果，它可以在面積相當的情況下，大大改進器件的ESD性能。關鍵詞:靜電放電; SCR; I-V曲線; 二次崩潰

中圖分類號:TN403-34文獻標識碼:A

文章編號:1004-373X(2010)18-0001-03

Influence of SCR′s Second Breakdown on ESD Performance

TANG Pei-wang

(Peking University， Beijing 100871， China)

Abstract: Several common electrostatic discharge (ESD) devices are introduced. The advantages of SCR applied to some ESD devices are elaborated. The reason to improve SCR devices is presented. The performances and the tested data of the device after the improvement are compared with those of the device without improvement. The reason of the emergence of IV second breakdown curve and the impact on the ESD performance are described emphatically. The results show that the second breakdown curve of the SCR is good to the ESD performance， and can greatly improve the ESD performance of the device in the case of the same size.Keywords: ESD; SCR; IV curve; second breakdown

收稿日期:2010-04-19

0 引 言

在現代的CMOS工藝中，元件尺寸按照摩爾定律不斷縮小，早已經進入深亞微米階段。小的尺寸可以增進IC的性能，加快IC的運算速度，可以減小IC的功耗，當然，還可以減小單顆IC的成本。但是，隨著CMOS器件尺寸的減小，卻出現了ESD等可靠性問題[1]。

ESD分為4種模式:

(1) 人體放電模式(HBM)。人體由于摩擦等原因身上聚積的靜電在接觸IC時會在幾百納秒內產生數安培的瞬間電流通過IC。

(2) 機器模式(MM)。機器的某一部位聚積的靜電接觸到IC的引腳時，會有瞬間電流流過IC。由于機器一般是小電阻的金屬，所以產生的瞬間電流更快，在幾納秒到幾十納秒內產生幾安培的電流。

(3) 元件充電模式(CDM)。元件在搬運或者摩擦的過程中，當IC自身內部可以聚積的電荷接觸到地面或其他大的導體時，內部電流瞬間流出，通常在幾納秒之內將產生幾安培到十幾安培的電流。

(4) 電場感應模式(FIM)。在IC經過電場時，IC內部會聚積電荷，這些電荷會像CDM模式一樣地流出IC。

在目前國內的工業測試中，一般采用HBM和MM模式。

1 幾種常用的ESD器件

在發生ESD的情況下，器件承受的高電壓和高電流遠遠超過其正常的工作范圍，此時，器件的許多特性與正常工作時的不同。所以，分析各種器件在高電壓和高電流下的特性對ESD器件的選擇和電路設計會有很好的指導作用[2]。最重要的ESD器件有半導體電阻器、二極管、晶體管、MOS和SCR(silicon controlled rectifiers)。

在實際的應用中，電阻的面積一般比較大，很少用在深亞微米做主要的保護器件;二極管容易引起“STI bent-down effect”，而且二極管的反向ESD很差[3]，在設計ESD電路時需要特別考慮不能使二極管反向通過大電流;晶體管一般用在Bipolar或者Bicmos工藝中;MOS的ESD性能比以上幾種器件都好，而且在Layout上容易把握，所以現在很多的ESD工程師習慣用MOS作為ESD保護的主要器件;SCR結構面積小，單位面積ESD耐壓能力最強，但其在Layout上不好把握，很容易使電路產生Latch-up效應，然而由于它在ESD性能和器件面積上的巨大優勢，現在越來越多的人在研究SCR。

在研究SCR時，做SCR的TLP曲線時發現，在器件損壞之前，器件出現了二次崩潰曲線(the second breakdown)。通過仔細研究和實驗發現，二次崩潰對ESD性能有著非常大的影響。

2 簡單的SCR結構的ESD性能研究

在上節討論中可知，SCR在ESD應用中有著巨大的潛力。圖1是實驗中所用SCR簡單的結構。

圖1 CMOS工藝中SCR的橫截示意圖

在受到ESD沖擊時，電流流過圖1中寄生的PNPN結構(路徑如虛線所示)[4-5]。形成的機理是器件內部出現Latch up，兩個形成正反饋的晶體管電流相互放大。所以，SCR能夠在短時間內迅速通過非常大的電流，而且SCR的保持電壓(holding voltage)非常低，通常在1~2 V之間(由電流路徑上的電阻決定)[6]，而MOS的保持電壓一般在5 V以上。因此在相同的功耗下，相對于相同面積的MOS，SCR可以流過3倍以上的電流。這就大大地提高了防護ESD的性能。

3 改進的SCR結構的ESD性能研究

從結構圖中可以看出，在電流流經的路徑上，經過了P+，NW，PW，N+等4個區域，而NW到PW是反向的PN結。也就是說，要使此SCR觸發工作，必須使NW與PW上的電壓差達到它們的崩潰電壓。

這樣，就出現了一個問題，以0.18 μm的工藝為例，NW與PW的崩潰電壓為20 V左右，而該SCR保護的內部電路出現的N+到PW之間的崩潰電壓為15 V以下[7-8]。這樣，在SCR開啟之前，內部的器件就已經被ESD損壞，所以，必須降低SCR的崩潰電壓。

圖2是采用降低崩潰電壓的SCR示意圖。從圖中看出，電流路徑是P+→NW→N+→PW→ N+，該SCR只需要N+與PW之間的反向PN結就可以開啟，這樣它就和內部電路的開啟電壓相同。

可將圖2再改進為圖3。圖3中從連接PAD的NW到連接VSS的N+之間形成寄生的NMOS，在受到ESD沖擊時，寄生MOS的GATE上瞬間耦合電壓，可以使寄生MOS在短時間內導通，這樣會進一步降低SCR的崩潰電壓。

圖2 降低崩潰電壓的SCR的示意圖

圖3 進一步降低崩潰電壓的SCR示意圖

4 SCR的I-V曲線中二次崩潰現象對ESD性能的影響

圖4是改進前SCR(見圖2)的I-V曲線圖。試驗中，該SCR的具體參數為W=30×2=60 μm， L=0.8 μm。版圖面積為40×20=800 μm2。從曲線中可以看到，崩潰電壓為16.5 V左右，最大承受的ESD電流約為1.5 A，保持電壓約為4.5 V。按照HBM的測試方法，該器件可以通過的電壓為1.5×1 500=2 250 V。

圖4 改進前的SCR的I-V曲線圖

圖5是改進之后SCR(見圖3)的I-V曲線圖。試驗中該SCR的具體參數為W=30×2=60 μm，L=0.8 μm。版圖面積為40×20=800 μm2。從曲線中可以看到，崩潰電壓為12V左右，承受的最大電流為3 A左右，保持電壓約為5 V。按照HBM的測試方法，該器件可以通過的電壓為3×1 500= 4 500 V。

從以上的實驗數據中可以看出，改進后SCR的ESD性能大大提高(從2 250 V提高到4 500 V)。從上一節的討論中可以知道，這里只是針對SCR的觸發電壓做了改進，它可以使SCR更好地保護內部器件。

圖5 改進后的SCR的I-V曲線圖

仔細觀察改進后SCR的I-V曲線，發現一個非常奇怪的現象。曲線在電壓上升到12 V時開始第一次崩潰，到4.5 V左右，通過的電流開始上升，在電流上升到0.7 A左右，電壓到達了16 V左右。但是，在16 V左右，競然出現了第二次崩潰的曲線，且二次崩潰后，器件并沒有損壞(漏電流沒有顯著增大)。此后電壓保持在5 V左右，電流一直上升到3 A，SCR才出現損壞。分析此現象的原因，必須從器件本身的結構來解釋。

圖6為改進后的器件結構。當受到ESD沖擊時，PAD上的電壓上升。電壓上升到12 V時，N+與PW之間的反向PN結崩潰，SCR開啟，電流路徑是圖中靠上方的虛線所示。此后，電流繼續增大。當電壓再次增加到16 V左右時，NW與PW的反向PN結崩潰，出現靠下的綠線電流路徑。此后，曲線電壓再次回到5 V左右，電流繼續增大到3 A，直至器件損壞。

圖6 二次崩潰曲線出現位置示意圖

出現二次崩潰后，在PN的介面上，不僅是離表面較近的N+上有電流經過，而且更深處的NW也有電流經過。此時，實際上形成了兩個并聯的SCR，ESD電流更加均勻地流過反向PN結介面。顯然，相同面積情況下，改進后的SCR可以承受更大的電流，ESD性能增強。

5 結 語

本文提出并解釋了改進型SCR增強ESD性能的原因。通過對測試數據的觀察和對器件結構的分析，提出了出現二次崩潰曲線的原因和意義。它對研究SCR和類似結構的其他器件的ESD性能都有很好的參考意義。

參考文獻

[1]KER Ming-Dou. Lateral SCR devices with low-voltage high-current triggeringcharacteristics for output ESD protection in submicron CMOS technology[J]. IEEE Trans. Electron Devices， 1998， 45 (4): 849-860.

[2]KER M D. Whole-chip ESD protection design with efficient VDD-to-VSS ESD clamp circuits for submicrometer CMOS VLSI [J]. IEEE Trans. Electron Devices， 1999， 46(1): 173-183.

[3]KER Ming-Dou， LIN Kun-Hsien. Double snapback characteristics in high-voltage nMOSFETs and the impact to on-chip ESD protection design [J]. IEEE Electron Device Letters， 2004， 25( 9): 640-642.

[4]LEE J H， SHIH J R， TANG C S， et al. Novel ESD protection structure with embedded SCR LDMOS for smart power technology [C]// Proc. of IEEE Int. Reliability Physics Symposium. [S.l.]: IRPS， 2002: 156-161.

[5]HEYN V De， GROESENEKEN G， KEPPENS B， et al. Design and analysis of new protection structures for smart-power technology with controlled trigger and holding voltage [C]// Proc. IEEE Int. Reliability Physics Symposium. [S.l.]: IRPS， 2001: 253-258.

[6]AMERASEKERA Ajith， DUVURY Charvaka. ESD in silicon integrated circuits [J]. Electronics Communication Engineering Journa， 1997， 9 (5): 208-209.

[7]HATCHARD M C， MAHANPOUR M. Transient latch-up using as improved bi-polar trigger [C]// Proc. of EOS/ESD Symposium. Orlando， Florida: EOS/ESDS， 1999: 190-202.

[8]MERGENS M P J， WILKENIG W， METTLER S， et al. Analysis of lateral DMOS power devices under ESD stressconditions [J]. IEEE Trans. Electron Devices， 2000， 47: 2128-2137.