基于VMM實現的網絡接口驗證

摘 要:網絡接口是網絡芯片的重要組成模塊。基于VMM實現了一個網絡接口的驗證環境，并就其參考模型(RM)的設計與驗證環境的重用性進行了較為詳細的闡述。該驗證環境實現了所驗證網絡接口模塊的零缺陷交付，達到了理想的覆蓋率結果。就芯片已經成功流片且樣片測試通過。

關鍵詞:VMM; 參考模型; 重用性設計; 網絡接口; 覆蓋率統計

中圖分類號:TN919文獻標識碼:A

文章編號:1004-373X(2010)15-0125-03

Verification of Network Interface Based on VMM

LIANG Pu， WANG Xin-an

(Key Lab of Integrated Micro-system Science Engineering Applications， Shenzhen Graduate School of Peking University， Shenzhen 518055， China)

Abstract: Network interface is an important module in a network chip. A network interface verification environment realized on the basis of VMM is introduced in this paper. The reference module design and the reusability of the verification environment are elaborated. The zero-defect delivery of the verified network interface module was implemented by the verification environment. The ideal coverage rate was achieved. The chip passed all the tests.

Keywords: VMM; reference model; reusability design; network interface; statistics of coverage rate

0 引 言

隨著設計規模的不斷擴大，設計的復雜度也呈指數級上升，從而驗證工作的難度也越來越大。業界普遍認可當前驗證工作已經占到了整個項目工作量的70%以上。與之相對應的，前期的RTL代碼驗證也愈來愈重要，對于大規模SoC設計如果在回片測試中發現重大缺陷意味著巨大的時間損失與金錢損失。大量的經驗表明全面細致的RTL代碼驗證可以及早發現代碼中隱藏的缺陷，極大縮短項目開發周期，降低項目開發的后期風險。

模擬驗證使用計算機軟件模擬RTL級電路的運行，易于實現各種復雜的應用場景，并可生成精確的仿真波形，是各種驗證方法中最直接、發現缺陷最快的，并且模擬驗證還可以在代碼編寫階段與設計人員配合實現迭代開發。盡管FPGA仿真驗證與形式驗證憑其優勢已在驗證工作中占有了一定的地位，但是模擬驗證始終是驗證工作中最重要的組成部分。同時業界也一直為提高模擬驗證的效率進行著驗證方法學的研究。

作者承擔的驗證工作是驗證一款網絡芯片中支持Utopia Level2[1]，GMII[2]，Posphy Level2三種網絡接口協議與芯片私有特性的網絡接口模塊。……