１６階ＦＩＲ濾波器模型的設計

摘 要： 在信息信號處理過程中，如對信號的過濾、檢測、預測等，都要使用濾波器，數字濾波器是數字信號處理中使用最廣泛的一種器件。本文提出了一種采用DSP Builder實現有限沖激響應濾波器的設計方案，并以一個16階FIR數字濾波器的實現為例，設計并完成軟硬件仿真與驗證，結果表明，該方法簡單易行，能滿足設計要求。

關鍵詞： 有限沖擊響應濾波器 16階FIR濾波器 DSPbuilder

1.引言

有限沖激響應（FIR）數字濾波器在數字通信系統中經常被用于實現各種功能電路，如低通濾波器，通帶選擇，抗混疊，抽取和內插等。特別在圖像處理及數據傳輸等要求信道具有線性相位特性等方面，FIR數字濾波器比IIR數字濾波器更具優勢。首先，FIR數字濾波器具有精密的線性相位，同時又可以具有任意的幅度特性。其次，FIR數字濾波器的單位抽樣響應是有限長的，因而濾波器是穩定的。再次，只要經過一定的延時，任何非因果有限長代序列都能變成因果的有限長序列，因而總能用因果系統來實現。最后，FIR濾波器由于單位沖激響應是有限長的，因而可以用快速傅立葉變換算法來實現過濾信號，從而大大提高運算效率。

2.FIR濾波器原理

對于一個FIR濾波器系統，它的沖激響應總是有限長的，其系統函數可以記為：

式中，x（n）是輸入采樣；h（n）是濾波器系數；L是濾波器階數；y（n）表示濾波器的輸出序列。也可以用卷積來表示輸出序列x（n）與y（n）的關系：

y（n）=x（n）h（n）

提供的濾波器設計的專門工具用Matlab箱——FDATool FIR仿真設計濾波器。滿足要求的濾波器幅頻特性如圖1所示：

3. 16階FIR濾波器模型設計

3.1 4階FIR數字濾波器設計

16階FIR數字濾波器可由4階FIR數字濾波器構成。直接I型4FIR階數字濾波器的原理如圖2所示。

圖中所示的是個直接I型的4階FIR數字濾波器的結構，為了使該濾波器的調用更加方便，在xin輸入后插入一個延遲單元，將3階FIR數字濾波器演變為4階，不過常數系數項h（0）恒為0。在通信應用中，FIR數字濾波器往往處理的是信號流，增加一個延遲單元不會影響FIR數字濾波器處理的結果，只是系統延遲增加了一個時鐘周期。

根據上述分析，首先在DSP Builder中建立了一個4價FIR數字濾波器，作為一個子系統供后面的16階FIR數字濾波器調用。4階FIR數字濾波器內部結構如圖3所示：

3.2直線I型16階數字濾波器的設計

直接I型數字濾波器的設計模型如圖4所示。為了組成一個直接的16階數字濾波器，首先需要建立一個新的DSP Builder模型，復制4個4階數字濾波器模型到新模型。復制后，按照圖4所示結構圖把它們連接起來，前一端的輸出接口x4接后一級的x輸入端口，并增加16個常數端口，作為FIR濾波器端口的輸入端。把四個子系統的輸入端口y連接起來，接入一個四輸入端口加法器，得到FIR濾波器的輸出yout。圖4中的16個常數端口h1—h16統一設置的值為255，而實際中濾波器的系統是根據具體要求進行計算而確定的。在這里把參數設置為：-19，6，29，3，-45，-25，92，212，212，92，-25，-45，3，29，6，-19。

顯然，一個線性調頻信號通過FIR濾波器后幅度發生了變化，頻率較高部分的幅度被衰減了。

4.結語

應用Matlab/DSP Builder可以對多種類型的電子線路模塊進行系統建模、分析和硬件實現，且更適合于開發一些較為復雜的功能系統及高速算法模塊的設計和實現。在進行數字濾波器的開發時，采用DSP Builder作為設計工具能加快進度。

參考文獻：

［1］江國強.SOPC技術及應用.北京：機械工業出版社，2006.9.

［2］王誠，吳繼華.AlteraFPGA/CPLD設計（基礎篇）［M］.北京：人民郵電出版社，2005.

［3］吳繼華，王誠.AlteraFPGA/CPLD設計（高級篇）［M］.北京：人民郵電出版社，2005.

［4］江國強.EDA技術及應用［M］.北京：電子工業出版社，2004.