基于ＦＬＥＸ １０Ｋ芯片的ＶＸＩ總線接口電路設計

摘要：為了研制開發VXI模塊化儀器，必須首先解決VXI總線接口電路的設計。文章給出了選用ALTERA公司的可編程邏輯器件FLEX 10K，在MAXPLUSⅡ環境下設計VXI總線接口電路的方法，并詳細討論了接口中幾個主要功能模塊的設計和實現。

關鍵詞：VXI總線；接口電路；FLEX 10K

中圖分類號：TP336文獻標識碼：A文章編號：1009-3044(2008)23-1070-02

Design the VXIbus Interface Circuit with FLEX 10K

WANG Yan-ming， FENG Ji-ping

(Ordance Engineering College， Shijiazhuang 050003， China)

Abstract: VXI interface circuit is an important part of VXI module development. It is necessary to design the VXI interface circuit. In this paper， we choose FLEX 10K of the ALTERA company， and design interface circuit under the environment of MAXPLUS Ⅱ.

Key words: VXIbus; interface circuit; FLEX 10K

1 FLEX 10K器件特性與器件結構

1.1 FLEX 10K器件特性

FLEX 10K器件由 Altera 公司的 Quartus 和 MAX+PLUSⅡ開發系統支持。具有如下特性：

1）嵌入式可編程邏輯器件，提供了集成系統于單個可編程邏輯器件中的性能；

2）高密度：提供1萬～25萬個可用門、6 144～40 960位內部 RAM；

3）低功耗：多數器件在靜態模式下電流小于0.5mA，在2.5V、3.3V或5.0V下工作；

4）高速度：時鐘鎖定和時鐘自舉選項分別用于減少時鐘延時/過沖和時鐘倍頻；器件內建立樹形分布的低失真時鐘；具有快速建立時間和時鐘到輸出延時的外部寄存器。

5）支持多電壓I/O接口，遵從PCI2.2總線標準。

6）強大的引腳功能：每個引腳都有一個獨立的三態輸出使能控制及漏極開路配置選項及可編程輸出壓擺率控制，FLEX 10KA，10KE，10KS 器件支持熱插拔；

7）多種配置方式：內置JTAG邊界掃描測試電路，可通過外部EPROM、智能控制器或JTAG接口實現在電路重構（ICR）；

8）多種封裝形式：引腳范圍為84～600，封裝形式有TQFP、PQFP、BGA和PLC等。同一封裝的FLEX 10K系列器件的引腳相兼容。

1.2 FLEX 10K 器件結構

FLEX 10K 器件主要包括嵌入式陣列、邏輯陣列、FastTrack互連和I/O單元等四部分。另外，FLEX 10K器件還包括六個用于驅動寄存器控制端的專用輸入引腳，以確保高速低失真（小于1.5ns）控制信號的有效分布。四個全局信號可由四個專用輸入引腳驅動，也可以由器件內部邏輯驅動，這為時鐘分配或產生用以清除器件內部多個寄存器的異步清除信號提供了理想的方法。FLEX 10K器件系列的結構如圖1所示。

2VXI總線接口電路的設計與實現

VXI（VMEbus Extensions for Instrumentation）總線是一種完全開放的、適用于各儀器生產廠家的模塊化儀器背板總線規范。它具有高速數據傳輸、結構緊湊、配置靈活、電磁兼容性好等優點，已成為高性能測試系統集成的首選總線。VXI總線器件主要分為：寄存器基器件、消息基器件和存儲器基器件。目前寄存器基器件在應用中所占比例最大(約70%)。本文介紹的寄存器基接口為C尺寸，A16/D16器件，其電路主要包括：總線緩沖驅動、尋址和譯碼電路、數據傳輸應答狀態機、配置及操作寄存器組四個部分。除總線緩沖驅動外，其余部分使用一片FLEX10K芯片即可實現。

2.1 總線緩沖驅動

該部分完成對VXI背板總線中的數據線、地址線和控制線的緩沖接收或驅動，以滿足VXI規范信號的要求。對于A16/D16器件，只要實現背板數據總線D00～D15的緩沖驅動。根據VXI總線規范的要求，此部分采用兩片74LS245實現，用DBEN*（由數據傳輸應答狀態機產生）來選通。

2.2 尋址和譯碼電路

尋址線包括地址線A01～A31、數據選通線DS0*和DS1*、長字線LWORD*。控制線包括地址選通線AS*和讀/寫信號線WRITE*。

本電路的設計采用MAX+PLUSⅡ的原理圖設計方式。利用元件庫里的現有元件進行設計，采用了兩片74688和一片74138。其創建的功能模塊如圖2所示。

該功能模塊對地址線A15～A01及地址修改線AM5～AM0進行譯碼。當器件被尋址時，接收地址線及地址修改線上的地址信息，并將其與本模塊上硬件地址開關設置的邏輯地址LA7～LA0相比較，如果AM5～AM0上邏輯值為29H或2DH（由于是A16/D16器件），地址線A15、A14均為1，并且A13～A06上的邏輯值與模塊的邏輯地址相等時，該器件被尋址選通（CADDR*為真）。接著其結果被送往下一級譯碼控制，通過對地址A01～A05進行譯碼選中模塊在16位地址空間的寄存器。

2.3 數據傳輸應答狀態機

數據傳輸總線是一組高速異步并行數據傳輸總線，是VMEbus系統信息交換的主要組成部分。數據傳輸總線的信號線可分為尋址線、數據線、控制線三組。

本部分設計的功能模塊如圖3所示。該功能模塊對VXI背板總線中的控制信號進行組態，為標準數據傳輸周期提供時序及控制信號（產生數據傳輸使能信號DBEN*，總線完成數據傳輸所需的應答信號DTACK*等）。在進行數據傳輸時，系統控制者首先對模塊進行尋址，并將相應的地址選通線AS*，數據選通線DS0*、DS1*以及控制數據傳輸方向的WRITE*信號線等設置為有效電平。當模塊檢測到地址匹配及各控制線有效后，驅動DTACK*為低電平，以此向總線控制者確認已經將數據放置在數據總線上（讀周期） 或已經成功地接收到數據（寫周期）。

2.4 配置及操作寄存器組

VXI總線標準規定寄存器基接口包括基本配置寄存器組，以及根據功能電路的需要，由用戶自定義的與器件相關的操作寄存器組。基本配置寄存器由識別寄存器、器件類型寄存器、狀態寄存器、控制寄存器組成。每個VXI總線器件都有一組“配置寄存器”，系統主控制器通過讀取這些寄存器的內容來獲取VXI總線器件的一些基本配置信息，如器件類型、型號、生產廠家、地址空間（A16、A24、A32）以及所要求的存儲空間等。下面僅以器件類型寄存器為例，來說明它和總線的連接。如圖4所示。

器件類型寄存器為16位只讀寄存器，由信號DTREGR*控制。采用靜態配置的方法，即在FLEX 10K內部預先將協議規定的內容鎖存在16位D觸發器中，當選通信號到來時將觸發器中的內容輸出到數據總線上。它的配置信息如表1所示：

對于僅有A16的器件，這個段占據器件型號寄存器的整個16位。

基于FLEX 10K芯片的VXI總線接口電路板，如圖5所示。

3結束語

用可編程邏輯器件設計VXI模塊接口電路可以節省寶貴的板上空間，上面介紹的VXI總線寄存器基接口電路的四個部分，除總線緩沖驅動外，其余功能都可以用一片FLEX 10K器件來實現，簡化了接口電路的設計，縮短了模塊的開發周期，另外還能在不改變硬件設計的情況下修改電路邏輯，提高了利用效率。

參考文獻：

[1] 陳光禹.VXI總線測試平臺技術[M].成都:電子科技大學出版社，1996.

[2] 劉寶琴.ALTERA可編程邏輯器件及其應用[M].北京:清華大學出版社，1995.

[3] 劉才斌，封吉平.基于CPLD的VXI總線接口的研制[J].微計算機信息，2004，(12):116-117.