電荷泵中電流失配的討論

摘要：電荷泵鎖相環在電子通訊技術中的應用非常廣泛，本文分析了電荷泵的工作原理以及它對鎖相環性能的影響，討論了電荷泵中的電流失配現象，給出了從晶體管尺寸和電路結構兩方面減小電流失配的方法。

關鍵詞：鎖相環；電荷泵；電流失配；電流鏡

中圖分類號：TN911文獻標識碼：A文章編號：1009-3044(2008)27-2090-02

The Discussion of Current Mismatch in Charge Pump

LI Feng1， HUANG Min2

(1.The First Affiliated Hospital of Anhui Medical University， Hefei 230039， China;2.Anhui Radio TV University， Hefei 230022， China)

Abstract: Charge pump phase lock loop(PLL) is widely used in electronic communication technology. We analyzed the principle of charge pump and the influence to the PLL performance. We discussed the current mismatch， then proposed the method of decreasing current mismatch which from MOSFET size and circuit structure.

Key words: phase lock loop; charge pump; current mismatch; current mirror

1 引言

隨著電子通訊技術的迅速發展，鎖相環被廣泛應用于各種電子產品中。鎖相環的研究一直是學術界的一個研究重點。由于條件所限，國內對于鎖相環的研究主要停留在理論方面，高性能鎖相環的產品基本依賴進口。而在國外，鎖相環技術則在不斷發展，從最初采用分離器件到采用集成電路；從采用雙極工藝到使用CMOS工藝；從需要外掛電阻和電容到鎖相環完全集成在一塊芯片上，并可作為嵌入式IP核應用在大的數字系統中。

在各種結構的鎖相環結構中，尤以電荷泵鎖相環應用最為廣泛[1]，這是由于電荷泵鎖相環的捕獲范圍大，工作頻率范圍僅由壓控振蕩器的頻率范圍決定；同時，它在鎖定時有靜態相差為零的優點，即輸出信號可以無相差的跟蹤輸入信號。電荷泵鎖相環屬于混合信號鎖相環，其中電荷泵與環路濾波器是現代電荷泵鎖相環中非常重要的兩個模擬電路模塊。電荷泵是把鑒頻鑒相器的數字電平轉化為模擬信號，環路濾波器則是濾去這個模擬信號的高頻分量。

2 電荷泵的電路原理與結構

電荷泵(Charge Pump，CP)的電路原理圖如圖1所示，它由兩個帶開關的電流源組成，一般都使用MOS管開關[2，3]。電荷泵的主要功能就是將鑒相鑒頻器輸出的數字信號轉化為模擬信號，來控制VCO的振蕩頻率。當鑒相鑒頻器輸出高精度的相位誤差時，電荷泵對整個環路的性能起著決定性的作用。當鎖相環的環路鎖定在某個頻率時，電荷泵的輸出電壓VC將保持在某個固定電壓。電荷泵有效工作時處于三態工作機制[4，5]：

1) 狀態1：UP=“1”，DN＝“0”，Ip＝Isource對濾波器充電，VC增加；

2) 狀態2：UP=“0”，DN＝“1”，Ip＝Isink對濾波器放電，VC減小；

3) 狀態3：UP=“0”，DN＝“0”，電荷泵處于高阻狀態，Ip＝0，VC不變。

圖2所示為非理想的鑒相鑒頻器和電荷泵的工作狀態時序圖。根據該狀態時序圖分析，當freffvco，PFD則產生正脈沖DOWN信號，且由于PFD的非理想性，使得UP信號也同時產生復位脈沖信號，此時電荷泵放電且VC減小，如圖2(b)所示。

3 電荷泵電流失配

在鎖相環中，鑒相鑒頻器為了消除死區，引入了一個反饋延遲，在這段延遲時間內，電荷泵的充電電流和放電電流同時打開。在理想情況下，電荷泵的上拉電流和下拉電流完全相等，因此沒有凈電流注入到環路濾波器，然而實際情況下很難做到兩個電流完全相等，上拉電流和下拉電流之間的不匹配會使環路濾波器有一個凈電流差注入，而此電流差使得Vc在每個相位比較的瞬間都增加一個固定值，這將影響VCO的最終輸出[6]，最終可能會造成整個PLL環路的失鎖。

在鎖相環中電荷泵的性能影響到調制引起的毛刺，而電荷泵電流失配的大小決定了毛刺的大小[7]。假設電荷泵輸入端口UP和DN信號相同，△t 是為了消除死區所需要的重合脈沖寬度，在△t 時間內，注入到電容C上的電荷為QC=（I1-I2）△t，如果I1≠I2 ，則QC≠0 。因此VC會隨著電容上電荷量的變化而變化，由于環路的負反饋特性，會使得Vc的變化趨向于0，最后在電荷泵輸入端口的信號會出現一個相位差來補償QC (如圖3所示)。假設Tref 和 △I分別為參考頻率的周期和電荷泵充放電電流的差值，則最終UP和DN信號的相位差可表示為

(1)

4 減小電流失配的方法

電荷泵的電流源由一個基準電流提供偏置，隨著MOS管溝道長度L增大本征失配會減小；過驅動電壓增大會減小電流失配的影響，但是輸出電壓的動態范圍也會減小；而MOS管溝道寬度W增大，本征失配會減小，同時過驅動電壓也減小將導致失配增大，這兩個方面對電流失配的影響有一部分會相互抵消。總的來講，電流失配對溝道寬度依賴不是很大，但是對溝道長度的依賴性非常大，所以減小電流失配主要從管子的尺寸及電路結構這兩個方面來解決。

1) 管子尺寸方面，在溝道面積不變的情況下，增加MOS管的過驅動電壓可以有效的減小電流失配；而增加溝道面積也可以明顯的減小電流失配。溝道面積的增加是由增加W 和L 得到的，但是W 和L 的增加對于失配的影響完全不同。在電流鏡MOS管處于飽和狀態時增加L ，在相同的電流偏置下，過驅動電壓也會相應的增加，同時工藝參數對于失配的影響也會減小，所以對于電流的失配很有幫助；然而增加 W，過驅動電壓會相應的減小，因此對電流失配的影響較小。

2) 電路結構方面，采用共源共柵的電流鏡。圖4和圖5分別為普通電流鏡與共源共柵電流鏡。假設圖4中M1 、M2的W與L相同，圖5 中M1、M2、M3與M4的W與L也分別相同。在圖5中，假設M1與M2都工作于飽和區，由電流公式可得

(2)

如圖5所示，共源共柵結構分別地減弱了VX 和VY 對電流ID1和Id2 的影響，上式中的VX 和VY 之間的差別△V 轉換成為P和Q兩點之間的電壓差△VPQ 為

(3)

也就是說，共源共柵使得Id1 和Id2 的失配減小了（gm3+gmb3）ro3 倍。

參考文獻:

[1] Floyd M .Gardner. Charge-Pump Phase-Lock Loops. IEEE Transactions of Communications， vol.com-28， NO .11， November 1980.

[2] B. Razavi， Monolithic phase-locked loops and clock recovery circuits: theory and design[M]， IEEE press， 1996.

[3] Won-Hyo Lee，Jun-Dong Cho and Sung-Dae Lee， A High Speed and Low Power Phase-Frequency Detector and Charge-Pump[C]， IEEE ASPDAC 1999:269-273.

[4] F.M.Gardner， Charge Pump Phase-Lock Loops[J]，IEEE Transcommunications， 1980，28(11): 1849-1858.

[5] Mark Van Paemel，Analysis of a charge-pump PLL：A New Model[J]，IEEE Transactions on communications ， 1994，42(7):2490-2498.

[6] Behzad Razavi， Design of Analog CMOS Integrated Circuits[M]. University of California， Los Angeles， 1996

[7] Rhee， W，Design of high-performance CMOS charge pumps in phase-locked loops[C]， ISCASProceedings of the 1999 IEEE International Symposium on Circuits and Systems， 1999:545 - 548.

注：“本文中所涉及到的圖表、注解、公式等內容請以PDF格式閱讀原文。”