基于ＤＳＰ的智能控制儀表的電磁兼容設計

摘要：該文針對TMS320C24X控制系統，提出了其電磁兼容設計方法。包括減少TMS320C24X DSP電磁干擾的電路設計，印刷電路板設計，并研究了控制方案對電磁兼容的影響。

關鍵詞：電磁干擾；DSP；PWM；智能儀表

中圖分類號：TP212文獻標識碼：A文章編號：1009-3044(2008)29-0488-02

The EMC Design of DSP-based Intelligent Control Instruments

SUN Hu-jun

(Department of Computer Engineering，Xi’an Aerotechnical College，Xi’an 710077，China)

Abstract: For control system of TMS320C24X，The paper proposed it’s EMC design method.Including the circuit design to reduce TMS320C24X DSP electromagnetic interference and printed circuit board design.And research programmes on the control of the impact of electromagnetic compatibility.

Key words: EMC; DSP; PWM; intelligent instrument

電磁干擾產生于干擾源，它是一種來自外部和內部的并有損于有用信號的電磁現象。干擾經過敏感元件、傳輸線、電感器、電容器、空間場等形式的途徑并以某種形式作用，形式各異，稱之為傳導干擾。由于儀表工作現場環境復雜，而DSP本身又是一個相當復雜，種類繁多并有許多分系統的數、模混合系統，所以來自外部的電磁輻射以及內部元器件之間、分系統之間和各傳輸通道間的串擾對DSP及其數據信息所產生的電磁干擾，已嚴重地威脅著其工作的穩定性、可靠性和安全性。因此基于DSP的智能控制儀表的電磁兼容設計顯得尤為重要。

1 基于DSP的智能控制儀表的電磁干擾

電磁干擾可以沿各種線路侵入DSP系統，也可以以場的形式從空間侵入DSP系統。其主要的渠道有三條，即空間干擾，供電系統干擾，過程通道干擾。空間干擾多發生在高電壓、大電流、高頻電磁場附近，并通過靜電感應，電磁感應等方式侵入系統內部；供電系統干擾以電源的噪聲干擾引起的；過程通道干擾是干擾通過前向通道和后向通道進入系統。電磁干擾對DSP系統的作用可以分為三個部位。第一個部位是輸入系統，當干擾侵入DSP系統的前向通道疊加在信號上，會使數據采集誤差增大，特別是前向通道的傳感器接口是小電壓信號輸入時，此現象會更加嚴重。DSP系統根據這種輸入信息作出的反應必然是錯誤的。第二個部位是輸出系統，使各輸出信號混亂，不能正常反應DSP系統的真實輸出量，導致一系列嚴重后果。第三個部位是DSP系統的內核，使三總線上的數字信號錯亂，引發一系列嚴重后果：程序運行失常，內部程序指針錯亂，運行了錯誤的程序；控制狀態失靈；RAM中數據被修改，使程序得出錯誤的結果；更嚴重的會導致死機，系統完全崩潰。

DSP的電磁兼容特性主要反映在管腳信號電氣特性上。其輸入輸出信號多數是數字信號，包括功率器件IPM也工作在開關狀態，整個系統具有明顯的數字電路特征，只有電流反饋環路是模擬信號[4]，通過DSP的片內A/D轉換器將模擬信號轉成數字信號進行處理，再控制PWM的輸出來實現閉環控制。

1.1 電源對系統的影響

電源是多種干擾信號影響系統正常工作的途徑，主要有以下幾點影響：

內阻不可能為零，凡是共電源的部分其干擾信號都可以通過電源內阻互竄，電網線上是外部干擾(如：雷電、電磁發射)進入的渠道；電源負載的斷開與接通將在電網上形成很大沖擊，感性負載的沖擊更為嚴重；電源本身將產生許多干擾信號，特別是IGBT高速開關產生的開關噪聲。干擾信號在系統中存在2種形態，即共模與串模干擾信號。共模干擾又稱共態干擾，是干擾電壓同時加到兩條信號線上出現的干擾，因此線路傳輸結構保持平衡能很好地抑制共模干擾。串模干擾又稱正態干擾，是指串聯于信號回路中的干擾，產生于傳輸線的互感，與頻率有關，常用濾波和改善采樣頻率來減少。另外，消除地電流，能消除共模干擾。

1.2 瞬態脈沖干擾對數字電路的影響

數字信號處理器用高、低電平來表示二進制數據，并通過各種電路來描述信號特征，從而達到控制對象的目的。瞬態脈沖干擾將嚴重地影響了數據傳輸和控制狀態，數字電路本身雖然具有很強的抗干擾能力，但在高頻率電路中易受到攜帶高能量的脈沖干擾，其干擾部位表現在時鐘發生器、總線數據傳輸、PWM控制信號。IPM內部的IGBT高速工作在開關狀態將產生很強的開關噪聲，通過地線、電源線、分布電容、分布電感的耦合帶入低壓數字電路中，嚴重地干擾了TMS320C24X數字信號處理器的運算，表現為失控、程序跑飛和死機。

2 智能控制儀表設計時硬件方面電磁兼容設計

儀表電路設計中的電磁兼容性很大程度是由線路儲藏和互相連接的成分決定的。有從天線返回的相應信號列是能放射出電磁能量的，其最主要是由于電流幅值、頻率和電流線圈的幾何面積決定的。通常，最主要地電磁干擾來源是電源、高頻信號、接口電路、總線、振蕩器電路。

2.1電源系統的電磁兼容設計

電源系統包含主電源和低壓輔助電源[5]。低壓輔助電源是指DSP及其相關的接口電路所需的+5V，±12V，和IPM驅動電路的4組+15V隔離電源。主電源是指用于電機驅動可調速的AC／DC／AC電源，他與低壓輔助電源相互隔離，不共地。電源系統采用的抗干擾措施有：

1) 電網輸入的交流電應加EMI抑制濾波器，即由共態扼流圈L，電容C，電阻R組成的低通濾波器。它不僅能防止電網的串模、共模干擾信號進入電源，而且還有效地防止系統本身產生的干擾進入電網，有利于環保。2) IGBT大電流通斷時，電路中伴有電壓性和電流性的浪涌，由于du/dt，di／dt很大，故浪涌干擾信號的高頻成分很高，在IPM電源輸入端應并聯小容量的高頻電容，以消除寄生振蕩。3) 功率輸入輸出電源連接線采用絞線連接，這樣能減小環路的電流產生電磁場的輻射。4) 低壓與高壓利用互感器、光耦信號和地線隔離，以阻斷共模干擾。按電源輸出的干擾的持續時間Δt的不同來選擇抑制對策；Δt>1s為過電壓、欠電壓，停電干擾。采用不間斷電源（UPS）和穩壓的辦法抑制；Δt>10ms為浪涌、下陷、降出干擾，干擾電壓的幅度大、變化快，可燒壞系統或者形成振蕩，需要用快速響應的浪涌吸收器、電壓瞬態抑制二極管(TVS)來防止；Δt為微秒級，屬于尖峰電壓干擾，持續時間短，一般不會燒壞系統，但能破壞DSP的源程序的運行，使邏輯功能混亂，信號線應遠離干擾源和加屏蔽；Δt為納秒級，屬于射頻干擾，對DSP和數字信號的危害不嚴重，一般在IC的電源輸入端加高頻去耦電容即可。

2.2 采用硬件濾波技術降低DSP的電磁干擾

信號在傳輸過程中，往往會疊加很多干擾噪聲而妨礙系統正常工作。加入濾波器能有效地使有用信號頻率通過，而抑制噪聲頻率。因此合理地加入濾波器并精心設計它的參數至關重要。

1) 對電源線和所有進入PCB的信號進行濾波，在IC的每一個點引腳處用高頻低電感陶瓷電容進行去耦；2) 在器件引線處對電源/地去耦；3) 用多級濾波來衰減多頻段電源噪聲；4) 把晶振安裝并嵌入到板上并且接地；5) 在適當的地方加屏蔽；6) 安排臨近地線僅靠信號線，以便更有效地阻止出現新的電場；7) 把去耦線驅動器和接收器適當地放置在僅靠實際的I/O接口處，這可降低PCB與其它電路的耦合，并使輻射和敏感度降低；8) 對有干擾的引線進行屏蔽和絞在一起，以消除PCB上的相互耦合；9) 在感性負載上加cc位二極管。

2.3 接口電路的抗干擾措施

接口信號受到干擾將影響到系統的控制結果。接口的干擾主要來自其相連接的傳輸線，包含了印制板的電路線設計和電路板與電路板間的連接。電路板與電路板間的連接最常用的傳輸線有扁平電纜、雙絞線和同軸電纜等，從抗干擾的角度看，雙絞線是一種抵抗電磁干擾性能較好的傳輸線，其相交的回路中兩線的往返電流感應作用相抵消，因此作用距離達10m，用于電源的輸出和輸入部分。DSP產生的PWM控制信號作用于IPM，采用光耦隔離，因為光耦的共模抑制比很高，有效地防止了控制電路和PWM變換器間的共模干擾。

2.4 振蕩器

在數字系統中最高的連續頻率通常是由時鐘發生器產生的，在DSP的內部振蕩器中使用一個晶體，這有助于減少高頻電流，同時減小流通路圍住的面積會減少電磁干擾，由于晶體在共振頻率上的幾百kΩ的高阻抗，電流在引起晶體共振的頻率上很小的。然而CMOS反向換流器的輸出電壓是1個包含大量諧波的方波信號，因此，晶振就不再是高阻抗，這會導致較大的諧波電流，串聯電阻可以減少相應的電流，串聯電阻Rs應在1kΩ范圍內。在振蕩頻率處，兩個旁路電容提供了低阻抗特性，因此，有相當的電流流過旁路電容。同時，為了減少電磁輻射，這一部分電路所圍成的面積應該盡量小。

2.5 總線的抗干擾措施

1) 信號回路：具有高頻信號的信號線、低位地址線、時鐘、串口等，其通常接CMOS輸入終端，相當于幾個100kΩ電阻和10pF電容并聯的負載，這一負載的充電和放電均會產生尖峰電流，形成電磁干擾。通常可用兩種方法來減少這方面造成的電磁干擾。第一種方法是盡可能地減少這些電源，在輸出端串接一個大約50Ω的電阻。第二個預防措施是天線（信號及其響應的返回線）應盡可能減少，最有效的方法是保持臨界路（優先時鐘回路、低地址回路、其它數據回路）盡可能的短。

2) 總線上數據沖突的防止措施：CPU與隨機存儲器的連接是由總線收發器通過內部雙向數據總線實現的，內部數據總線上會在某瞬間產生沖突，解決方法是縮小隨機存儲器存取數據的時間即縮小選通時間。

3) 克服總線上瞬間不穩定的措施：當兩個相位相反的控制信號在時間上存在偏差時，一個由低電平變為高電平，而另一個還來不及由高電平變為低電平，兩個均是高阻狀態，這一瞬間如果總線的負載是TTL電路，它將因自身的泄漏電流使總線電壓不穩定；若負載全是CMOS或NMOS，則有幾百兆歐的斷開狀態，很容易耦合干擾。用上拉電阻連接到電源，使總線在此瞬間處于高電位，這樣增強了總線的抗干擾能力。其上拉電阻常選擇1Ω。

2.6 印制電路板抗干擾措施

根據電磁輻射模型公式：E=263×10-6(f2AI)／r，可以看出，減小f，A，I均可以降低印制電路板上的電場發射。

因此為了更好地抑制干擾，印制電路板的設計中應考慮以下一些問題[6]：

1) 布線原則：數字信號線和模擬信號線分開，強弱信號分開，直流電源線正交，發熱元件應遠離集成電路，磁性元件要屏蔽，每個IC芯片的電源端對地端要有去耦電容，引線要短。2) 印制板的大小應適中，邏輯元件相互靠近，與易產生干擾的器件遠離。印制電路板的接地線應盡量寬，這不僅僅是因為能減少損耗，而且也能減少線的電感分量，從而減小共模干擾。如果是雙層布線或多層布線時應遵循電源和地為中間層、頂層和底層的電線相互正交，盡量少走平行線。

3智能控制儀表設計時軟件方面的電磁兼容設計

軟件抗干擾既能提高效能、又能節省硬件。大量的干擾源會引起系統的工作不穩定、數據不可靠[7]、運行失常、程序“跑飛”。而這些故障具有暫時性、間歇性、隨機性，用硬件解決比較困難，因此必須借助軟件技術予以解決。

3.1 采用攔截失控DSP程序的方法

1) 指令冗余：CPU取指令過程是先取操作碼，再取操作數。當DSP系統受干擾出現錯誤，程序便脫離正常軌道“亂飛”，當亂飛到

雙字節指令，若取指令時落在操作數上，誤將操作數當作操作碼，程序將出錯。在程序設計時應多采用單字節指令，并在關鍵處插入一些空操作指令，或對重要的指令可重復寫多個，這樣可保護其后的指令不被拆散，使程序運行走上軌道。2) 加入軟件陷阱：當程序失控后，CPU進入非程序區，這時可用一條引導指令，強迫程序進入初始入口狀態，進入程序區，可每隔一段設置一個陷阱；3) 重新初始化，強行恢復正常工作，運行監視系統，以免I／O的輸入輸出不正常。

3.2 抗電磁干擾的控制方案選擇

根據電磁干擾理論，常用的幾種電源波形有高斯波形、余弦波、臨界阻尼指數波、梯形波、鋸齒波、三角波、矩形波。因此，采用軟開關電路可以減少主電路對控制電路的電磁干擾。采用空間矢量PWM或不恒定的PWM產生器也可以減少電磁干擾。研究表明，PWM頻率恒定時電路所產生的EMI及其諧波均很大，對PWM頻率進行微小改變就可以大幅減少EMI。

3.3 利用時間冗余技術，屏蔽干擾信號

即多次采樣輸入、判斷，以提高輸入的可靠性；利用多次重復輸出來判斷，提高輸出信息的可靠性；查詢中斷源的狀態，防止干擾造成誤中斷；在不需要的時間里屏蔽中斷，以減少誤中斷。

3.4 標志法

定義某單元為標志，在模塊主程序中把該單元的值設為某個特征值，然后在主程序的最后判斷該單元的值是否不變，若不同了則說明有誤，程序就轉入錯誤處理子程序。

3.5 增加數據安全備份

重要的數據用兩個以上的存儲區存放，這可以用大容量的外部RAM，將數據做備份永久性數據制成表格固化在EPROM中，這樣既能防止數據和表格遭破壞，又能保證程序邏輯混亂時不將數據當指令去執行。

3.6 其它措施

1) 容錯技術：采用一些特定的編碼，對數據進行檢查，判斷是否因存放受干擾，然后從邏輯上對錯誤進行糾正；2) 采用數字濾波技術可以有效地消除模擬輸入信號的噪聲。數字濾波技術有：中值濾波、算術平均值濾波、加權平均值濾波等。3) 多用查詢代替中斷，把中斷減少到最小，中斷信號連線長度應不大于0.1m，以避免誤觸發和感應觸發；4) 對于輸入的開關信號進行延時去抖動；5) I/O口正確操作，必須檢查口執行命令情況。防止外部故障不執行控制命令；6) 通信應加奇偶校驗或采用查詢、表決、比較等措施，防止通信出錯。必要時，重新復位通信寄存器設置，防止通信錯誤而導致通信失敗或造成其它故障。

4 結束語

電磁兼容是儀表設計中所要考慮的重要問題，電磁兼容設計是否合理直接關系到儀表能否安全可靠工作。儀表設計者應根據儀表的工作環境、技術性能指標、工藝復雜性、成本等因素進行電磁兼容性綜合設計，使基于DSP的智能控制儀表符合EMC要求。

參考文獻：

[1] 張雄偉，鄒霞，賈沖.DSP芯片原理與應用[M].北京:機械工業出版社，2005.

[2] 林國榮，張友德.電磁干擾及控制[M].北京:電子工業出版社，2003.

[3] 周旭.電子設備防干擾原理及技術[M].北京:國防工業出版社，2005.

[4] 陳秀娟.DSP系統抗電磁干擾的方法[J].機械與電子，2006(7):70-72.

[5] 彭軍，杜復旦.DSP控制電機中減少電磁干擾的幾項技術[J].電子設計網，2007(7).

[6] 鐘和清，鄒云屏.DSP數字控制系統的電磁兼容設計[J].中國電磁兼容網，2006(9).

[7] 俞斌，賈亞瓊.基于DSP的語音信號處理系統中的抗干擾技術[J].國外電子元器件，2006(10).