低壓低功耗大帶寬高增益CMOS運算放大器設計研究

摘" 要：大學生創新創業訓練計劃項目通過對傳統兩級互補金屬氧化物半導體（Complementary Metal Oxide Semiconductor，CMOS）運算放大電路進行深入的研究分析，然后提出一種基于共源共柵間接補償結構的CMOS高性能運算放大器，能夠克服傳統密勒補償電容過大導致帶寬過低的難題。項目計劃采用中芯國際180 nm 1.8 V CMOS工藝和華大九天的電子設計自動化（英Electronic design automation，EDA）軟件進行設計。最終結果顯示在tt工藝角和25 ℃情況下功耗1.64 mW，單位增益帶寬377.71 MHz，相位裕度82.87°，開環增益82.35 dB，等效輸入噪聲172.02 nV/√Hz@1 KHz。

關鍵詞：共源共柵間接補償 密勒補償 運算放大器 高增益 大帶寬

Design of Low Voltage， Low Power， Wide Bandwidth and High Gain

CMOS Operational Amplifier

ZHANG Mingwen WANG Yadong WU Yupeng PENG Jiatian

School of Mechanical and Electrical Engineering， Wuyi University， Nanping， Fujian Province， 354300 China

Abstract： The University Student Innovation and Entrepreneurship Training Program carried out in-depth research and analysis on traditional two-stage Complementary Metal Oxide Semiconductor （CMOS） operational amplifier circuits， and proposed a high-performance CMOS operational amplifier based on cascode indirect compensation structure， which can overcome the problem of low bandwidth caused by large traditional Miller compensation capacitors. This project plans to use SMIC's 180nm 1.8V CMOS technology and Empyrean's Electronic design automation（EDA） design software for design. The final results shows a power consumption of 1.64mW， a unity gain bandwidth of 377.71MHz， a phase margin of 82.87°， an open-loop gain of 82.35dB， and an equivalent input noise of 172.02nV/√Hz@ 1KHz under the conditions of TT process angle and 25 ℃.

Key Words： Cascode indirect compensation; Miller compensation; Operational amplifier; High gain; Wide bandwidth

中圖分類號：TP342+.1" " 文獻標識碼：A" " 文章編號：1672-3791（XXXX）XX-0001-0

傳統兩級運算放大器多使用密勒補償[1]的方法，通過在第二放大級輸入和第一級輸出之間并聯一個補償電容，使第一放大級的輸出端產生一個低頻主極點，第二放大級的輸出端產生一個高頻非主極點，使兩極點位置相對拉開[2]。這樣雖然可以對相位進行補償，但代價是犧牲了兩級運放的帶寬。由于補償電容會形成從第一級輸出到第二級輸出的前饋信號通路，在兩級運放中會引入一個右半面零點，該零點降低了放大器的穩定性并且在互補金屬氧化物半導體（Complementary Metal Oxide Semiconductor，CMOS）運放中，由于晶體管的跨導較低，可能會導致右半面零點相對靠近原點，極大地影響相位裕度甚至導致運放不穩定[3]。

針對上述問題，本文利用共源共柵間接補償設計一種速度更快、功耗更低、版圖面積較小的運算放大器。

1運算放大器電路結構設計

1.1運算放大器主體電路結構設計

為了實現高增益（大于80 dB）、大帶寬和大輸出擺幅的目的，單級運放無法滿足條件，因此本文選用以共源共柵電流鏡為負載的兩級運放[4]結構，如圖1所示。主要包括啟動電路、偏置電路、第一級放大電路、共源共柵間接補償電路、第二級放大電路5個部分。輸入級放大電路采用了差分輸入共源共柵電流鏡為負載，由 M1～M7組成，其中：M1和M2組成分輸入級；M3～M6組成共源共柵電流鏡為有源負載；M7為第一級提供恒定偏置電流[5]。輸出級放大電路采用共源級，由M8、M9組成，其中：M8為共源放大器；M9為其提供恒定偏置電流。相位補償電路由構成[6]。

1.2啟動與偏置電路設計

啟動電路由M17～M21構成（如圖1所示），啟動電路是使電路進入正常工作狀態的必要組成部分[7]。電路工作之初，M19的柵電壓為0，隨后M19導通，M20開始工作，即M20的漏極給M13一個啟動電流，隨后M19關斷。此時M21的柵極電壓由于M19的充電，已增大到VDD，因此啟動電路的兩個P型晶體管截止，啟動電路不再工作。

偏置電路由M13～M18構成（如上圖1所示），其中包括兩個故意失配的晶體管M17和M18，電阻串聯在M17的漏極，它決定著偏置電流。電阻移動到M17的漏極相較于在M17的源極可以有效的減小M17的體效應[8]。對稱的M15和M16與M17、M18構成共源共柵結構，減小溝道長度調制效應造成的電流誤差。最后，由匹配的M13和M14構成的鏡像電流源將電流復制到M16和M18，同時也為M7和M9提供偏置。

2 運算放大器頻率補償性能分析

傳統的補償方式是使用密勒補償，在第一級輸出和第二級的輸入之間添加補償電容（圖2所示）使主極點向原點方向移動，次主極點向遠離原點方向移動，從而使極點分裂。由于補償電容的存在，從結點1到結點2會產生一條前饋通路，這條前饋通路的存在導致電路會出現一個右半平面零點。

對于密勒補償結構的零極點有式（1）、式（2）、式（3）：

式（3）中，主要為負載電容。

為了克服前饋通路，并且使其帶寬最大化，本文通過改變補償電容所連接的位置，從節點1移動到節點A，構成共源共柵間接補償。通過將反饋電流從輸出級間接反饋至第一級（差分輸入級）的內部高阻抗結點來實現，如圖3所示。

反饋電流可以通過共源共柵結構間接反饋至輸入級的高阻抗結點，從而獲得“極點分裂”和頻率補償。此外，由于共柵管的屏蔽特性，使其前饋通路被阻斷，避免補償電容直接連接到差分輸入級的輸出，消除了右半平面零點的影響。還可以顯著降低補償電容面積，增大單位增益帶寬。

其中零點位置為式（4）：

極點位置為式（5）、（6）、（7）：

由式（5）和式（6）可知，主極點的大小近似沒變，而次主極點的大小增大了倍（是第一級輸出點的等效電容，通常小于補償電容），因此，次主極點的位置被推到更遠的地方，從而提高了放大器的次主極點離主極點的距離，這意味著用較小的補償電容就可以實現“極點分裂”，進而獲得較高的單位增益帶寬。

3 仿真結果與版圖設計

本文通過華大九天EDA軟件對本文設計運放的各項指標進行了測試（如表1所示），在電源電壓為電源電壓1.8 V，負載電容CL=2pF。

在版圖設計布局之上考慮到閂鎖效應的問題，采用了保護環圍住P管與器件外環降低閂鎖效應，并配上了dummy結構來降低工藝上的誤差與不同的工作條件對器件性能的影響，為了降低器件的失調電壓，采用了對稱的輸入對管來降低運放輸入失調電壓，使用間接密勒補償而產生的小電容使版圖面積僅為77.86 μm×72.49 μm。

4 結語

本文介紹了一種基于共源共柵間接補償的高增益、大帶寬、低功耗運算放大器設計，最終仿真結果實現增益大于80 dB，單位增益帶寬大于377 MHz并且功耗小于1.64 MW。相較于傳統結構，共源共柵間接補償對頻率補償更加高效，可以使用更小的補償電容來實現極點分裂，從而可以節約版圖面積，并且可以有效的提高單位增益帶寬

參考文獻

魏廷存，陳楠，劉偉.模擬集成電路設計[M].北京：電子工業出版社，2022.

Allen P E，Holberg D R..CMOS模擬集成電路設計[M].3版.馮軍，李智群，譯.北京：電子工業出版社，2023.

[3] 陳瑩梅，胡正飛.模擬集成電路EDA技術與設計：仿真與版圖實例[M].北京：電子工業出版社，2014.

李健，李現坤，孫峰，等.基于自偏置結構的參考電流源電路[J].電子與封裝， 2017， 17（10）：31-35.

王永生.CMOS模擬集成電路[M].北京：清華大學出版社，2020.

盧新民，謝凌霄，侯文杰.基于多路徑零點消除的兩級運算放大器[J].工業技術創新， 2020， 07（6）：60-66.

堯明山，程博，王國豐.一種間接反饋補償運算放大器的設計[J].電子元器件與信息技術， 2023，7（1）：29-33.

王豪杰.低噪聲運算放大器設計及其在局部放電檢測調理電路中的應用[D].杭州：浙江大學， 2022.