基于可重構體制的航電測試激勵模塊設計

摘要：該文提出了一種基于射頻捷變頻收發器和可編程邏輯器件的可重構航電測試激勵信號產生模塊。采用軟件無線電的設計方法和數字邏輯功能在線重構，生成頻率、功率和調制類型不同的測試激勵信號，實現對通信、導航等航電設備的功能和指標測試。與傳統的激勵產生架構相比，該設計可以實現寬頻段范圍內多種測試激勵信號的單板融合，具有成本低、功耗低、結構緊湊和可擴展性強的優點，具有廣泛的應用前景。

關鍵詞：航空電子；測試激勵產生；射頻收發器

doi：10.3969/J.ISSN.1672-7274.2024.05.019

中圖分類號：TN 92；TN 98" " " " " 文獻標志碼：A" " " " " " 文章編碼：1672-7274（2024）05-00-04

Design of Avionics Test Excitation Module Based on Reconfigurable Architecture

WANG Ping

（Aviation Department， The 10th Research Institute， China Electronics Technology Group Corporation， Chengdu 610036， China）

Abstract： This paper designs a multi-purpose excitation signal generation module for avionics testing based on the radio frequency agile transceiver and field programming gate array architecture. The design method of software defined radio and online reconstruction of digital logic functions are adopted to generate test excitation signals with different frequencies， powers， and modulation types， achieving functional and indicator testing of airborne communication， navigation， and identification equipment. Compared with traditional excitation generation architectures， this design can achieve single board fusion of multiple test excitation signals over a wide frequency range. It has the advantages of low cost， low power consumption， compact structure and scalability. It has broad application prospects.

Keywords： avionics device; excitation signal generation; agile transceiver

1" "研究背景

機載航電設備是包括通信、導航等一系列機載電子設備的總稱，其范圍涵蓋了起降和巡航各個階段。新一代綜合化航電設備已被當代主流的飛機所采用，能夠根據任務階段和執行優先級動態加載不同代碼，以完成不同功能[1]，這對航電測試保障提出了新的要求。傳統方法是選擇通用儀器來測試[2]。這類方法能完成部分功能指標的測試，但存在成本高、體積大且部分激勵產生困難等缺點。另一種方法是采用專用測試儀器，如美國艾法斯公司ATC1400系列，IFR6000等航電測試儀[3]，但這類解決方案存在功能單一、二次開發困難等缺點。

本文提出了一種基于射頻捷變頻收發器和現場可編程邏輯器件架構的可重構測試激勵產生方法及硬件設計，能夠便捷的產生二次雷達（SSR）激勵、塔康（TACAN）信標激勵、測距機激勵、高度表回波等航電設備模擬測試信號。本模塊產生信號的頻率可覆蓋從甚高頻（VHF）到S波段的機載航電設備范圍，滿足多類型信號產生的需要。

2" "可重構體制分析

對于可重構體制及系統的評價，通常情況下從建立時間TS、重構比例系數Rc和冗余系數D來評估其性能。對于不同的可重構系統，重構策略也不同，不同重構對象的實施時間不同[4]。在同一級別并行重構事件上花費的時間可以表示為{t1，t2，…，tn}。整個系統建立時間如下：

（1）

式中，TLi＝max（ti1，ti2，…，tin）為第i級的重構時間；HLi表示第i級的指令傳輸時間，它由軟件級傳輸時間和硬件級傳輸時間組成；RC為重配資源與總資源的比率，包括重構比率和權重因子。重構比率指在相同類型資源Ui中的可重配置區域和時間分量Mi的比率。權重因子W用于描述不同資源在系統評估中的重要性。Rc越高，重用性越好，配置范圍越大。

（2）

可靠性則用于評估系統重構冗余度。令R0為單個模塊單元的可靠性，則總的可靠性為：

（3）

現場可編程門陣列（FPGA）是可重構設計實現的理想平臺。FPGA配置的實現可分為有源串行（AS）和無源串行（PS），這兩種配置可稱為靜態重構。航電激勵信號生成要覆蓋多頻段和多設備，每種信號生成要求都不同，涉及不同的調制類型（AM、FM、OOK、PPM、DPSK）和不同的載波頻率（VHF頻段到X頻段）。考慮激勵產生所需資源數量、設計復雜性和信號產生時效性，本模塊采用靜態重構方案。

3" "激勵發射機分析

機載航電設備常用的工作頻段有L頻段、C頻段和S頻段，基于正交上變頻技術的零中頻（ZIF）發射機能夠滿足要求。ZIF發射機具有體積小、集成度高、配置靈活等優點，其結構如圖1所示。

ZIF發射機直接將基帶信號搬移到RF頻段，無須IF組件和濾波器。然而，由于ZIF發射機的特點，在設計時需考慮直流偏移和IQ失衡。IQ信號的相位和幅度失衡會使輸出波形失真，本模塊設計了預校正算法進行補償。由于IQ信號正交，設幅度和相位誤差都存在于Q路中，兩路信號可表示為：

（4）

（5）

式中，a是幅度誤差；p是相位誤差；IDC和QDC是直流偏移誤差。構造校正矩陣為：

（6）

式中，S1和S2是兩個構造的校正參數。

（7）

（8）

將S1和S2代入式（6），可改寫為：

（9）

（10）

通過S1和S2校正后，信號正交且直流分量被去除。對于窄帶航電激勵，幅度和相位誤差相對穩定，可使用恒定參數進行校正。而對寬帶航電激勵，由于系統頻響不一致，誤差會隨信號頻率變化而變化，校正參數也是隨頻率變化的函數。因此，使用多點測量和拉格朗日多項式插值來擬合濾波器。

（11）

（12）

對于寬帶激勵，S1和S2被上述S1（z）和S2（z）兩個FIR濾波器替代。其中，為DAC采樣頻率，校正結構如圖2所示。

4" "硬件設計及驗證

本模塊主芯片選用了Altera公司EP4CE55型FPGA，ADI公司AD9361作為信號產生芯片。該芯片集成了ADC、DAC、LO、混頻器、濾波器和放大衰減等組件[5]，最高輸出頻率6 GHz，能覆蓋主要航電設備工作頻段。為了實現激勵產生功能的可重構，還選用了Cypress公司CYUSB3014控制芯片。該芯片作為PS控制器接收上位機發送的配置數據執行重構，也作為通信控制器，接收上位機發出的射頻參數和激勵參數，控制最終信號產生。硬件功能框圖如圖3所示。

本模塊中的FPGA工作在PS模式。通過上位機選擇待產生航電激勵的FPGA配置數據，并經USB總線發送到本模塊。配置時序如圖4所示。

配置完成后，CYUSB3014向上位機發送配置完成命令，上位機向硬件模塊發送激勵信號產生命令。該命令由AD9361寄存器配置字和激勵信號參數字組成。寄存器配置字包括基本參數、射頻參數、濾波器參數的設置。上述配置控制字由SPI接口控制單元發送到AD9361。

激勵信號參數字也稱為基帶參數（BBP），包括傳輸信號控制、波形和調制處理等。輸出的數字基帶波形數據通過LVDS接口發送到AD9361。FPGA邏輯框圖如圖5所示。

設計完成的硬件模塊如圖6a所示。通過4種典型的航電測試激勵信號項對本模塊進行評價。單項資源占用率處于可接受水平，具有良好的時空裕度。各項的資源占用情況如圖6b所示。

根據以上4種測試信號的生成要求，主機通過CYUSB3014控制器發送不同的配置數據，重構產生不同激勵信號的FPGA邏輯。整個功能重構時間小于0.5 s。可重構測試激勵產生流程圖如圖7所示。

搭建測試環境對本模塊進行測試，設定模塊工作在航管應答激勵產生模式，輸出連續波信號，使用頻譜分析儀對信號頻譜進行測試，結果如圖8a所示。將本設計硬件模塊、環形器和IFR6000測試儀構建航管模擬測試環境，設置參數為航管C模式應答激勵產生，高度99 000英尺。使用IFR6000發出詢問信號并對本硬件模塊輸出的激勵信號進行解算，得到了正確高度值，應答概率100%，測試結果如圖8b所示。

在可重構模式下，本模塊產生的激勵信號能滿足多頻段和類型航電設備測試需求，部分測試激勵如圖9所示。

5" "結束語

本文提出了一種基于射頻收發器和FPGA時分靜態重構的航電設備測試激勵信號產生模塊。與傳統航電激勵產生方案相比，具有集成度高、適用范圍廣、二次開發便捷等優點，能夠滿足航電設備研制、生產和日常維保的需要。

參考文獻

[1] 陳穎，苑仁亮，曾利．航空電子系統模塊化綜合系統集成技術[M]．北京：國防工業出版社，2013．

[2] 趙明．通用飛機綜合航電技術發展綜述[J]．電訊技術，2014，54（3）：374-378．

[3] T.Gaska，C.Watkin，Y.Chen.Integrated Modular Avionics-Past，present，and future[J].IEEE Aerospace and Electronic Systems Magazine，2015，30（9）：11-12.

[4] L.Sterpone，A.Ullah，On the optimal reconfiguration times for TMR circuits on SRAM based FPGAs[C]， NASA/ESA Conference on Adaptive Hardware and Systems，Torino，Italy，2013， 1（1）：10-12.

[5] 嚴旭東．基于AD9361的無線收發機設計與實現[D]．西安：西安電子科技大學，2018.