一種寬輸入范圍高PSRR線性穩(wěn)壓器設(shè)計(jì)

蔡 俊,王 勇

(安徽理工大學(xué) 電氣與信息工程學(xué)院,安徽 淮南 232001)

線性穩(wěn)壓器(LDO)具有面積小、成本低等特點(diǎn),在動(dòng)態(tài)響應(yīng)、輸出噪聲、電源抑制比(PSRR)等方面存在一定優(yōu)勢。當(dāng)電源電壓高于12 V時(shí),大多數(shù)典型輸入范圍的LDO都將無法正常工作,由于不具有寬泛的供電范圍,其壽命和應(yīng)用范圍將受限。

嚴(yán)利民等提出在LDO輸出級加入自適應(yīng)網(wǎng)絡(luò),使用超級源跟隨器結(jié)構(gòu),來保證環(huán)路在全負(fù)載范圍內(nèi)的穩(wěn)定性[1]。孫力等提出了一種高壓預(yù)調(diào)制和擺率增強(qiáng)型電路,改善了高壓LDO的瞬態(tài)響應(yīng)[2]。馬姍姍等采用主極點(diǎn)頻率補(bǔ)償技術(shù),設(shè)計(jì)了四級放大電路和高速共柵放大電路,保證了輸出電壓的精度和快速響應(yīng)[3]。

為實(shí)現(xiàn)寬輸入范圍高PSRR的線性穩(wěn)壓器,本文中LDO采用折疊式共源共柵結(jié)構(gòu)的誤差放大器,與負(fù)載相關(guān)的零點(diǎn)移動(dòng)頻率補(bǔ)償結(jié)構(gòu),并在180 nm 45 V BCD工藝節(jié)點(diǎn)下對設(shè)計(jì)的電路完成仿真驗(yàn)證。

1 線性穩(wěn)壓器工作原理

LDO是一種直流電壓轉(zhuǎn)換器,通過將較高的輸入直流電壓線性調(diào)節(jié)到較低的輸出直流電壓,內(nèi)部主要由誤差放大器、功率管、電阻反饋網(wǎng)絡(luò)等構(gòu)成[4],結(jié)構(gòu)如圖1所示。LDO中的功率管必須能夠在處于最大負(fù)載電流時(shí),不會(huì)造成過溫度和可靠性問題。為了在大電流負(fù)載下實(shí)現(xiàn)低導(dǎo)通壓降,因此,該晶體管通常需要一個(gè)非常大的尺寸。

圖1 LDO原理

LDO電路正常工作時(shí),在誤差放大器的作用下,反饋電壓Vfb被鉗位到基準(zhǔn)電壓Vref,此時(shí)流過反饋電阻Rfb1和Rfb2上的電流為I=Vref/R2,通過調(diào)節(jié)反饋電阻Rfb1和Rfb2上的阻值來獲得所需的LDO輸出電壓,即

(1)

當(dāng)電路負(fù)載電流增大時(shí),LDO的輸出電壓也會(huì)增大,導(dǎo)致經(jīng)電阻反饋回去的反饋電壓Vfb上升高于基準(zhǔn)電壓Vref,此時(shí)誤差放大器的輸出電壓隨之增大,功率管MP的柵源電壓減小,漏極電壓下降,使得LDO的輸出電壓降低,實(shí)現(xiàn)整個(gè)LDO環(huán)路的負(fù)反饋調(diào)節(jié)。當(dāng)電路負(fù)載電流減小時(shí),調(diào)節(jié)方式與上述過程相反[5]。

2 環(huán)路穩(wěn)定性分析

LDO小信號模型如圖2所示。假設(shè)電容C1和CL分別是第一級和輸出級的節(jié)點(diǎn)電容,rO1和RL分別為第一級節(jié)點(diǎn)和輸出級的等效輸出阻抗,CC為補(bǔ)償電容,RC為補(bǔ)償電阻,gm1和gmp分別為第一級放大器和功率管MP的跨導(dǎo),β為反饋系數(shù)。

圖2 LDO環(huán)路小信號

值得注意的是,由于緩沖器的輸出是一個(gè)低阻抗節(jié)點(diǎn),并且在負(fù)載電流的全范圍下,其帶來的極點(diǎn)處于非常高的頻率,因此可以忽略緩沖器輸出節(jié)點(diǎn)的電容[6]。得到環(huán)路傳遞函數(shù)為

(2)

分析式(2)的環(huán)路傳遞函數(shù)可知,LDO環(huán)路直流增益和零極點(diǎn)分布如表1所示。

表1 直流增益和零極點(diǎn)分布

一般情況下,LDO通常采用密勒補(bǔ)償或者其他的補(bǔ)償方式,調(diào)節(jié)整個(gè)環(huán)路的零極點(diǎn)分布,使得只有1個(gè)極點(diǎn)存在于單位增益帶寬內(nèi),保證環(huán)路的穩(wěn)定性。例如,通過外部負(fù)載電容的等效串聯(lián)電阻產(chǎn)生的零點(diǎn)抵消次極點(diǎn)對環(huán)路相位裕度產(chǎn)生的惡化[7]。

3 線性穩(wěn)壓器電路設(shè)計(jì)

3.1 誤差放大器和功率管

本文所設(shè)計(jì)的寬輸入范圍高PSRR線性穩(wěn)壓器電路結(jié)構(gòu)如圖3所示。主要由誤差放大器、PMOS型功率管、頻率補(bǔ)償網(wǎng)絡(luò)、電阻反饋網(wǎng)絡(luò)構(gòu)成[8]。誤差放大器選用PMOS作為輸入對管的折疊式共源共柵結(jié)構(gòu),由于折疊式共源共柵結(jié)構(gòu)具有輸出阻抗大的優(yōu)點(diǎn),能夠有效提高放大器的直流增益,改善LDO輸出電壓的精度。同時(shí),PMOS具有低閃爍噪聲的特點(diǎn),在一定程度上也能夠優(yōu)化LDO電路的噪聲性能。

圖3 LDO電路結(jié)構(gòu)

對于整個(gè)LDO電路中的核心元件,功率管的選擇也需要充分考量。NMOS用作功率管通常選用源跟隨器形式,導(dǎo)通時(shí)其柵源電壓VGS必須大于閾值電壓VTH。當(dāng)LDO需要輸出大電壓或者負(fù)載電流很大時(shí),為了保持電路的正常工作,NMOS功率管的柵極電壓可能需要超過電源電壓VDD,必須在NMOS功率管的柵極加入電荷泵來提升柵極電壓,將導(dǎo)致電路的復(fù)雜性進(jìn)一步提高。

由于PMOS和NMOS自身結(jié)構(gòu)的不同,PMOS導(dǎo)電溝道中的載流子為空穴,而NMOS導(dǎo)電溝道中的載流子為電子,空穴的遷移率μp遠(yuǎn)小于電子的遷移率μn。因此,當(dāng)通過相同的負(fù)載電流時(shí),PMOS功率管需要用更大的尺寸來彌補(bǔ)其在離子遷移率上的劣勢[9-10]。由于本設(shè)計(jì)中LDO的輸入電壓已經(jīng)高達(dá)45 V,如需繼續(xù)提升柵極電壓的話,可能或超出器件耐壓值,綜合考慮選用PMOS晶體管作為LDO電路的功率管。

3.2 頻率補(bǔ)償網(wǎng)絡(luò)

當(dāng)LDO的負(fù)載發(fā)生變化時(shí),其系統(tǒng)的零極點(diǎn)也在發(fā)生改變。而傳統(tǒng)使用固定RC網(wǎng)絡(luò)進(jìn)行密勒補(bǔ)償?shù)姆绞?只能夠產(chǎn)生固定頻率的零極點(diǎn)[11]。針對這一問題,本文采用與負(fù)載相關(guān)零點(diǎn)移動(dòng)的頻率補(bǔ)償技術(shù),來保證整個(gè)LDO環(huán)路的穩(wěn)定性,為了便于分析,將圖3簡化為如圖4所示的電路。

圖4 LDO環(huán)路簡化電路

頻率補(bǔ)償工作原理如下:當(dāng)LDO的負(fù)載電流增大時(shí),整個(gè)環(huán)路的輸出極點(diǎn)隨之增大,通過電流鏡復(fù)制過來的NM5和PM7支路電流也會(huì)增大,這就使得PM6和PM7的柵極電壓降低。由于工作在線性區(qū)的MOS管可以視為電阻,導(dǎo)通電阻的阻值Ron為

(3)

式中:μp為PMOS的空穴遷移率;COX為柵氧層電容值;W和L分別為管子?xùn)砰L和柵寬。

所以當(dāng)PM6的柵極電壓降低時(shí),其柵源電壓VGS增大,再根據(jù)式(3)可以得到PM6的導(dǎo)通電阻減小,最后補(bǔ)償產(chǎn)生零點(diǎn)的頻率隨之增大。因此,隨著LDO負(fù)載的改變,電路的輸出極點(diǎn)和通過PM6補(bǔ)償產(chǎn)生的零點(diǎn)會(huì)有著相同的變化趨勢,最終實(shí)現(xiàn)與負(fù)載相關(guān)零點(diǎn)移動(dòng)的目標(biāo)。

3.3 電源抑制比提升

電源抑制比表現(xiàn)為LDO電路對電源紋波的抑制,當(dāng)電源電壓出現(xiàn)低頻或者高頻小信號變化時(shí),LDO對于輸出的調(diào)節(jié)能力[12]。折疊式共源共柵結(jié)構(gòu)的誤差放大器相較于傳統(tǒng)五管運(yùn)放具有更高的直流增益,對于LDO低頻段下的電源抑制比有著很好的提升效果。

通過在誤差放大器和功率管之間插入一個(gè)緩沖級,如圖4所示。在為誤差放大器提供低容性負(fù)載的同時(shí),也為功率管提供了低輸入阻抗。由于功率管的尺寸非常大,導(dǎo)致其柵極存在很大的寄生電容,如果沒有緩沖器的存在,誤差放大器將會(huì)在柵極損失很大的功耗才能完成建立。當(dāng)電源紋波從緩沖器級的PM11到LDO輸出端時(shí),此環(huán)路的傳遞函數(shù)為

(4)

式中:gpm8為PM8管的跨導(dǎo);rO9為PM9管的輸出阻抗;CF為前饋補(bǔ)償電容。

根據(jù)式(4)傳遞函數(shù)可知,在中低頻段下,PSRR和此環(huán)路的增益成正比,與PM8管的跨導(dǎo)成反比。在高頻段時(shí),假設(shè)頻率近似為無窮大,此時(shí)傳遞函數(shù)的值趨于0,主要原因是高頻的電源紋波通過NM6管直接饋通到地,對整個(gè)電路的PSRR無影響。

4 仿真結(jié)果分析

本文設(shè)計(jì)的寬輸入范圍高PSRR線性穩(wěn)壓器采用180 nm BCD工藝,通過Cadence Virtuoso平臺(tái)設(shè)計(jì)電路,Spectre仿真器對電路進(jìn)行結(jié)果驗(yàn)證。對LDO電路仿真結(jié)果的分析如下。

4.1 負(fù)載及輸入電壓范圍

在24 V輸入電壓,27 ℃,TT工藝角條件下,掃描負(fù)載電流從1 μA～100 mA,LDO的輸出電壓變化曲線如圖5所示。根據(jù)圖5的結(jié)果,LDO的輸出電壓變化僅有約20 mV,負(fù)載調(diào)整率特性良好。

圖5 LDO輸出隨負(fù)載電流的變化

在負(fù)載電流50 mA、27 ℃、TT工藝角條件下,掃描電源電壓6～45 V時(shí),LDO的輸出電壓變化曲線如圖6所示。根據(jù)圖6的結(jié)果,LDO的輸出電壓的變化只有約15 mV。

圖6 LDO輸出隨電源電壓的變化

4.2 電源抑制比

在24 V輸入電壓、27 ℃、TT工藝角條件下,負(fù)載電流為50 mA時(shí),LDO電路的PSRR曲線如圖7所示。根據(jù)圖7的結(jié)果,在低頻段下,PSRR能夠達(dá)到85.5 dB;在1 kHz頻率處,PSRR為74 dB;10 kHz頻率處,PSRR為57 dB。

圖7 負(fù)載電流50 mA下的PSRR曲線

4.3 瞬態(tài)負(fù)載跳變

在24 V輸入電壓、27 ℃、TT工藝角情況下,當(dāng)負(fù)載電流在1 μs時(shí)間內(nèi)從1 μA跳變到100 mA時(shí),LDO的輸出電壓變化曲線如圖8所示。根據(jù)圖8的結(jié)果,LDO輸出電壓存在最大約60 mV的下沖,并在10 μs內(nèi)完成恢復(fù)。

(a) 電壓

(b) 電流圖8 LDO瞬態(tài)負(fù)載跳變

5 結(jié)語

為解決傳統(tǒng)線性穩(wěn)壓器輸入電壓范圍較窄,電源抑制能力較差的問題。采用180 nm BCD高壓工藝驗(yàn)證了LDO電路的輸入電壓范圍、帶負(fù)載能力、電源抑制比和瞬態(tài)負(fù)載跳變等性能。能夠滿足6～45 V電源電壓輸入,最大100 mA的負(fù)載電流的條件下,穩(wěn)定輸出5 V電壓,低頻下PSRR可以達(dá)到85.5 dB。結(jié)果顯示該LDO具備寬輸入電壓范圍和良好的電源抑制特性。