高精度信號采集裝置設計與實現*

王 森 甄國涌 李北國

（1.中北大學儀器與電子學院 太原 030051）（2.北京航天長征飛行器研究所 北京 100010）

1 引言

隨著電子科學與航天水平的發展，在實際研究應用中，越來越多的研究人員在科研實踐中使用傳感器與慣組去采集數據，以保證測試研究工作的順利進行。數據的準確在航天系統中非常重要，但是由于如今各航天器的設計中對數據量的要求一直在提升，因此大多數采集裝置的設計都偏向于速度與采集通道數的提升，而忽略了數據采集的精度。本系統的設計在滿足多通道與高速采集的基礎上優化了硬件設計，采用了AD8608做運放調理芯片，提高了輸入信號的穩定性，再通過AD7490 芯片進行通道的選擇，并對數據進行AD轉換，降低了通道間的串擾，最后通過分層值的比較，本文設計的數據采集裝置的采集精度較現有的數據采集裝置提高了63.7%。

2 系統組成

本設計主要完成對溫度，壓力，以及慣性測量裝置數據采集。它主要包括信號采集電路，接口電路，主控電路以及LVDS數據收發電路等。

為了實現上述功能，本文中的數據采集裝置采用板卡式設計［1］，按功能主要分為各路模擬信號的采集卡，主控電路與LVDS 數據收發電路所在的主控卡以及將輸入的28V電壓轉換成5V、15V的電源卡。

2.1 結構設計

本設計中的高精度AD采集裝置采用板卡式設計，根據功能需求分為三大模塊，分別為采集卡，主控卡以及電源卡。

高精度數據采集裝置的整體結構設計如圖1所示。

圖1 采集裝置整體結構

采集卡主要完成對6 路慣組信號，2 路溫度信號以及1 路壓力信號的采集，各路模擬信號進入電路后，首先進入調理電路，通過放大芯片AD8608對輸入信號進行信號調理，芯片的輸出信號進入AD7490 芯片，FPGA 控制AD7490 對不同的通道進行采樣，采樣后的數據發送回FPGA 進行打包編幀。

主控卡中主要為FPGA 工作模塊，還集成了與存儲器的LVDS 通信模塊以及千兆以太網模塊，主要工作除了對數據進行打包編幀，還會將打包好的數據分別通過LVDS 模塊發送給存儲器進行保存以及通過千兆以太網模塊傳回上位機進行實時監測，千兆以太網模塊主要負責對存儲器的指令下發與數據回讀，以太網指令包括啟動記錄，實時監測，數據下載。

2.2 采集模塊設計

采集模塊是數據采集裝置的重要組成部分，起到的主要作用即為，對輸入信號進行調理與采集。

經過對設計的分析以及市場調研，決定使用AD8608 作調理運放芯片，AD8608 是一款ADI 公司的四路、軌到軌輸入和輸出、單電源放大器，具有極低失調電壓、低輸入電壓和電流噪聲以及寬信號帶寬等特性［2］，能很好地實現對信號的高精度調整，AD8608 具有內部保護電路，同時在外部增加外部電路對運放的輸入和輸出進行保護，其調理電路如圖2所示。

圖2 調理電路

異常輸入信號會對芯片造成不可逆轉的損壞，為了保證芯片正常工作，一般需要在運放輸入端串接電阻R1，電阻R1 在電路中的作用有兩點，首先是起到一個限流的作用，R1 的阻值范圍一般在5kΩ～10kΩ，具體阻值可以通過公式來確定［3］（其中Vin為輸入電壓，Vs為芯片的供電電壓），同時電阻R1 可以與電容C1 組成了一個低通濾波器［4］，其能夠通過信號的截止頻率為。電阻R2 的作用是當輸入端懸空時，即沒有輸入電壓的情況下，將輸入拉低，其阻值不固定，一般與信號源的內阻有關。

本設計使用AD7490 作為ADC 模數轉換芯片，AD7490 是一款12 位高速、低功耗、16 通道、逐次逼近型ADC。最高吞吐量可達1 MSPS、內置一個低噪聲、寬帶寬采樣保持放大器，可處理1 MHz 以上的輸入頻率，且工作時最高功耗僅為1.8mA［5］，采樣前可通過編程選擇采樣通道，符合設計要求。AD7490引腳連接原理圖如圖3所示。

圖3 引腳連接

其中，Vdd接5V 電源，REF接2.5V，VDRIVE 接3.3V，CH1-CH9分別接不同的AD8608的輸出（即9路采集信號），CH10-CH16 接地，CS、DIN、SCLK、DOUT 與FPGA 引腳相連，對AD7490 進行控制［6］，其中SCLK 為FPGA 輸入時鐘信號，SCLK 與CS 共同控制數據采集過程之中的模數轉換，當CS 的下降沿到來之時對輸入信號進行采樣，DIN 是FPGA給AD7490 發送的寄存器信號，芯片會根據寄存器配置進行采樣通道以及工作模式的選擇，采集完成后通過DOUT 發送回FPGA，通過主控程序進行打包編幀。

2.3 主控板卡設計

本設計采用Xilinx 7 系芯片XC7A100T 作為主控芯片，XC7A100T 系芯片擁有101440 個邏輯門，1188 kbit 分布式RAM，4860 kbit 內嵌式塊RAM；IO接口數量達到了285 個，其低成本，低功耗，可靈活應用的特性可以滿足設計的要求，引腳支持高速數據通信，能夠勝任高速采集和存儲的設計［7］。

主控板卡不僅包含了FPGA 以及相應的外圍電路，同時也集成了千兆以太網通信模塊以及LVDS 收發通信模塊。其中千兆以太網模塊選用88E1111 作為PHY 芯片，配合FPGA 的高速數據傳輸功能實現千兆以太網通信功能。LVDS接收模塊選用SN65LV1224 做數據讀取解串器［8］；LVDS發送模塊選用SN65LV1023 做數據寫入解串器，與數據存儲裝置進行數據交互［9］。

3 軟件

3.1 主控軟件設計

軟件整體工作流程如圖4所示，首先信號調理電路梳理后的數字信號，通過采集模塊對不同通道的的篩選進入AD 采集模塊，之后進入打包編幀模塊，將采集回的AD數據打包成帶有標識，容易處理的數據幀；打包后的數據分兩路，一路通過LVDS數據發送模塊發送至存儲器，另一路通過以太網發送給上位機，進行實時的數據監測；LVDS數據接收模塊負責接收存儲器發回的數據以及存儲器向上位機反饋的狀態信息，上位機指令通過千兆以太網接口與采集裝置進行交互，下行指令包括啟動記錄，實時監測，數據下載，存儲器復位。

圖4 主控軟件工作框圖

3.2 采集模塊設計

3.2.1 AD7490驅動模塊

AD7490的工作主要依靠CS，SCLK與DIN信號對芯片進行驅動，CS 信號為片選信號，使能為低時芯片工作；SCLK 為主控系統輸入給芯片的工作時鐘，采用系統時鐘40MHz，芯片工作時，在時鐘的下降沿讀取通道信號。

在AD7490 的使用中，Din 信號的輸入決定著芯片的工作狀態與整個采樣系統能否順利工作，Din 信號的主要作用是對芯片中的寄存器進行配置，依次來控制芯片的工作狀態以及進行采樣通道的選擇，控制寄存器的名稱如表1所示，其中采樣通道的配置如表2。

針對本設計的功能，對寄存器的配置說明如下：

WRITE：芯片是否工作與寫狀態，1 為寫，0 為不寫；

SEQ 與SHADOW：排序器使用模式，本設計采用00狀態，即每發送一個報文，返回一個數值；

ADD0-ADD3：通道選擇寄存器，具體配置見表1；

PM0/PM1：電源管理位，00 自動待機，10 關閉，01 自動關機，11 正常，本設計配置為11，使芯片工作于正常狀態；WEAK/TRI：一次報文交互結束后，Dout腳的最終狀態。1為下一次ADD3狀態，0為結束時Dout 最后一位狀態。由時序圖可看出，當下一次讀數指令到來時，若Dout 引腳為上一次讀數結束時最后一位狀態，則讀回的數據最高位可能發生錯誤，導致編幀時數據出錯，因此在本設計中應當將此寄存器配置為1，以保證編幀時不出現錯誤［10］；

圖5 AD7490工作時序

RANGE：模擬輸入范圍（量程選擇），0是2xREFIN 的量程，1 是1xREFIN 的量程，本設計中傳感器的輸入電壓最大不超過5V，因此將此寄存器配置為1；

CODING：Dout 腳輸出數據的類型，0 為補碼，1為二進制碼，本設計選擇二進制碼。

表1 控制寄存器

表2 采樣通道與ADD0～ADD3對應關系

3.2.2 采集通道切換

為了節約資源以及實現各路通道的快速切換，本設計中用一條總線實現對芯片的驅動。在程序中對各路通道地址進行編碼，并且按照圖6 與表1的編碼方式針對不同的采樣地址建立一個查找表結構，存放在ROM表中［11］。

采集模塊工作時，先從ROM 表中讀取通道地址，然后將從ROM 表中讀取出來的通道地址通過總線發送給芯片，芯片再將對應通道數據發回給主控模塊，處理后將AD 數據發送至打包編幀模塊進行下一步處理。此工作模式下，主控程序僅需要依次對ROM 表進行讀取，即可實現對不同通道的切換。如果想改變通道讀取順序，改變存入ROM 查找表的通道順序即可［12］。通道切換工作模式如圖6所示。

圖6 采集模塊工作模式

4 結果驗證

由于AD7490 芯片為12 位模數轉換芯片，所以采樣數據量化的最大值為二進制數111111111111即為十進制數4095，本設計中，我們選擇的量程為REFIN，即為5V，因此量化后的數據每1 位代表的實際電壓值即為5/4095=0.00012197 V。

在數據采集系統中，判斷系統性能好壞的重要標準之一就是分層值。分層值為當采集通道輸入一個穩定電壓值時，系統采集回來的數據應當是一個穩定的數值，但是由于通道間的串擾等因素影響，數值會有一定的波動，這個波動即為分層值，在實際應用中，分層值越小，則說明數據采集越穩定，系統性能越好。

在本文設計中由圖7 可看出，所有通道的分層值△Y=15。相對于數據量化的最大值4095 來講，采編精度15/4095≈0.00363，采編精度優于0.5%，之前設計的數據采集裝置分層值見圖8，此數據采集裝置數據量化最大值為65535，分層值△Y=658，采編精度為658/65535≈0.01，可以看出本文設計的數據采集裝置采編精度較之前的裝置提升了63.7%。

圖7 本設計分層值

圖8 現有裝置分層值

5 結語

本文中所設計的高精度數據采集裝置能夠實現多路數據的高精度采集，使用模擬信號調理電路首先對信號進行了高精度調整，減少了信號在傳入系統時的震蕩，降低了通道之間的信號串擾，提高了采樣精度；又使用了多通道模數轉換芯片，通道采樣地址被編碼在ROM表中，由FPGA控制采樣通道的切換，簡化了程序編寫的復雜性。

通過實際驗證，該系統能夠提升采樣精度，具有實際應用價值，在實際工程中已經開始應用。