張國林 ,王勝利 , *,王辰偉 ,張月 ,曹鈺偉 ,田雨暄 ,孫紀元
1.河北工業大學電子信息工程學院,天津 300130
2.天津市電子材料與器件重點實驗室,天津 300130
隨著微電子芯片中器件尺寸的縮小,晶體管密度增大,對器件隔離提出了更嚴格的要求[1-2]。淺溝槽隔離(shallow trench isolation, STI)以突出的隔離性能、平坦的表面形貌、良好的鎖定性能,以及幾乎沒有場侵蝕等優點,成為微電子制造領域主流的隔離結構[3-4]。
STI 結構形成的大致過程如下:1)先在硅晶片上沉積一層較薄(厚度約為10 nm)的正硅酸乙酯基二氧化硅(TEOS-SiO2),然后沉積一層厚度為35 nm 的Si3N4膜,其中TEOS-SiO2膜能夠緩沖Si3N4膜與硅晶片之間的應力,減輕或避免Si3N4膜沉積過程對硅晶片帶來的損傷;2)對硅晶片表面進行刻蝕,形成隔離溝槽,再通過高密度等離子體(high density plasma,HDP)技術將SiO2涂覆在硅晶片表面,以便對溝槽進行填充;3)通過化學機械拋光(chemical mechanical polishing, CMP)去除溝槽外硅晶片表面的HDP-SiO2膜,拋光過程終止于Si3N4膜表面;4)用高溫磷酸刻蝕去除Si3N4膜,HDP-SiO2因為不被磷酸刻蝕而保留下來,在硅晶片表面形成STI 結構。其中CMP 是目前半導體制造中形成STI 器件的關鍵工藝,在CMP 過程中要求拋光液對SiO2和Si3N4具有較高的去除選擇性,以保證將溝槽外的HDP-SiO2層徹底去除,Si3N4層則被保留下來[5-7]。
如圖1 所示,傳統STI CMP 工藝需要通過刻蝕將大塊有源區去除,操作工序復雜,并且容易導致嚴重的碟形化現象。此外,傳統STI 采用SiO2基研磨液,對SiO2/Si3N4的去除速率選擇比(下文用N 表示)較低,直接淺溝槽隔離(DSTI)CMP 則采用CeO2基研磨液,具有較高的SiO2/Si3N4去除速率選擇比,并且蝶形化程度較低,不僅能大幅提高產品良率,還省略了反向掩膜光刻和刻蝕步驟,令整個工藝周期縮短,成本降低[8]?!?br>