基于DSP+FPGA 的三相交流發電機功率因數確定方法

甘忠文，薛開昶，袁光偉，顧興陽

（國家精密微特電機工程技術研究中心 貴州航天林泉電機有限公司，貴州貴陽，550081）

0 引言

功率因數是反映三相交流發電機運行狀態最重要的指標之一。功率因數過低時，發電機的利用率過低，電機繞組銅損增大。對于直流發電機，輸出電壓是由相電壓整流所得，功率因數過低時使輸出電壓質量變差，使發電機輸出電壓變低[1～2]。當發電機負載為非阻性負載時，可通過功率因數值獲得電機實際有功功率。因此，發電機的功率因數是對發電機的運行狀態進行判斷的關鍵參數。

傳統的功率因數檢測方式，一種是檢測相電壓或相電流的上升沿或者下降沿得到周期，再通過檢測電壓與電流過零點時間差，將時間差轉換為功率因數角，從而獲得電機功率因數值[3～4]，此方式在強干擾環境下，過零點檢測誤差較大，則功率因素精度較低；另外一種是通過發電機相電流與相電壓計算電機視在功率，通過負載端得到發電機有功功率，由視在功率與有功功率比值獲得功率因數，此方法無法直接通過相電壓與相電流獲得[5～6]，必須要通過負載獲得發電機有功功率，對于交流發電機系統難以獲得，對于直流發電機還需對直流輸出電壓與輸出電流采樣，需占用更多的硬件資源。同時，對于DSP 來說計算根號指令，占用資源多，運行時間長；對于FPGA，無運算根號的指令，需通過其他算法對根號運算進行間接運算，步驟繁瑣，占用運算資源多。

因此，本文在DSP 平臺上，提出來一種運用近似計算的電機功率因素求解方法，在FPGA 平臺上提出一種基于鎖相環的電機功率因素求解方法，降低干擾對功率因數計算值的影響，僅需采樣兩路相電壓與相電流即可實現，同時使DSP 與FPGA 在算法上更容易實現，節約軟硬件資源。

1 電機功率因數確定原理分析

由于相電壓與相電流之間的相位差而產生無功功率，功率因數為有功功率與視在功率的比值，同時也為相電壓與相電流相位差余弦值。由于通過相電壓與相電流存在相位差，無法直接計算電機的有功功率，則無法直接計算功率因數。則通過間接方式獲得相電壓與相電流的相位差是確定功率因數的關鍵。通過對相電流與相電壓采樣，得到相電流ia、ib、ic與相電壓ua、ub、uc，但實際使用時僅需采樣其中A、B 兩相即可，通過式(1)、(2)對相電流的CLARK 變換的將三相電流轉換為靜止兩相電流得到αβ 軸上分量iα、iβ,同理可得相電壓在αβ 軸上分量uα、uβ。

圖1 靜止三相變換至兩相

不難發現，通過坐標變換獲得的功率因數角并不是通過過零點的檢測獲得，高頻干擾對其影響遠小于過零點檢測方法，同時也并不需要獲得發電機輸出的有功功率，僅需兩相相電壓與兩相相電流即可獲得功率因數值。相電壓模AU如式(4)所示，相電壓AI模可通過同理獲得。

結合式(3)和式(4)可得功率因數cosφ如式(5)所示。

式中，|AU|、|AI|表示相電壓與相電流模。

2 DSP 實現方法分析

由于DSP 進行根號運算時，需要占用過多時鐘周期，使用較多次數根號運算時，將使主程序的余量不夠或者用滿，帶來不可估計的風險。由式(4)與式(5)可知，在功率因數求取的運算過程中，求模的運算需要進行根號運算，則不利于使用DSP 實現，因此為了規避根號運算采用近似計算的方法。

結合式(5)可知，可知計算(cosφ)2時，即可規避式(4)中的根號運算，但要獲得功率因數仍需根號運算。因此采用泰勒級數的方式進行對(cosφ)2進行化簡求解。如式(6)所示，對于任意函數在點x=x0處具有任意階導數，均可用泰勒級數展開。

式中f(n)(x)表示f(x)的n階導數，n表示階數。則令x=(cosφ)2，取x0=1則將功率因數展開為泰勒級數如式(7)所示。

由于一般發電機功率因數均工作于接近于1 的狀態，則當電機功率接近于1 時，高階項對整體的結果較小，為了更易于編程實現，則在誤差允許范圍內高階項則可省去，則式(7)可化簡為如式8 所示。

例3.There has been a lot of publicity recently about all the Hong Kong English words that have made it into the latest edition of the Oxford English Dictionary(OED).The words include a number of Cantonese loanwords(e.g.char siu and dai pai dong)(China Daily,2016-06-07)（叉燒和大排檔）

通過取固定相移角度進行計算，功率因數估算結果如表1 值。

表1 功率因數測試表

表中Err 為估算功率因數誤差。

通過計算可以看出，雖然近似計算實現方法算法簡單，但隨著功率因數角增大，誤差將變大。當功率因數角低于40°時，誤差低于0.6%，此方式可用于電機工作與較高功率因數狀態下或僅用于電機故障判斷對精度要求不高使用條件下進行檢測，若需繼續提高精度只能通過增加階數的方法實現。

3 FPGA 實現方法分析

通過對DSP 近似計算方式的分析，雖然算法簡單，但仍有缺點，上述方法規避了開根號運算，但仍需做除法運算，且在功率因數較低時，計算值誤差較大，應用場合相對局限。為了增加功率因數估算的精度，同時避免提高近似計算階數使算法更為復雜并且近似計算存在無法避免的誤差，則針對FPGA 難以進行除法及根號運算的缺點，提出運用鎖相環的方式進行功率因數估算。

3.1 FPGA 功率因數算法原理

通過圖1 所示，對于功率因數角φ正弦值可用相電壓與相電流的αβ 軸上分量表示，如式(9)所示。

同時結合式(5)，可得以下關系式：

若定義?φ為估算功率因數角度，設式(10)等于X，設式(11)等于Y，可以得到估算功率因數角與實際功率因數角的關系如式12 所示。

結合式(12)不難發現，當估算功率因數角?φ接近于或等于實際功率因數角φ時，式(12)結果為0，利用這一特點，若采用鎖相環的方式實現使功率估算角度?φ與實際功率因數角φ進入鎖定狀態，此運算過程，并不需要求出實際的相電壓與相電流模值，可采用固定比例系數的方式求取誤差。此方式規避了根號及除法運算，此時功率因數估算角余弦值即為所求功率因數值。

3.2 鎖相環原理

鎖相環主要作用是實現估算角度與實際角度的跟蹤，最終達到對功率因數角鎖定的目的。如圖2 所示，鎖相環主要包含了鑒相器、環路濾波器、PI 調節器、累加器以及CORDIC。

圖2 鎖相環原理圖

對于鑒相器，主要作用是求取輸入角度與估算角度的誤差值，此處采用式(12)的方法對誤差值進行間接的求取，針對誤差需進行歸一化處理，將誤差轉換到0～1 的范圍內，則可在PI 中加入歸一化系數，即取|AU|×|AI|的最大值，假設在115V 三相交流電源、相電流峰值最大峰值為100A 的使用條件下，則|AU|×|AI|=16261，但實際應用時為防止干擾的影響，歸一化系數可取20000。

對于低通濾波器，主要用于對誤差信號進行濾波，避免高頻干擾信號對精度的影響，導致估算角度值產生誤差。由于誤差信號頻率，接近于為直流信號，則可采用低通濾波器的方式進行濾波，截止頻率可選擇200Hz 的頻率，即ωo=1256rad/s 為了保證更好的濾波效果，采用二階低通濾波器，傳遞函數如式(13)所示。

式中，An表示低通濾波器增益系數，Q表示表示低通濾波器品質因數，本應用中可取An=1，Q=1。

對于PI 調節器及累加器，主要用于對誤差信號進行處理，將誤差信號轉換為對應的角度誤差信號，結合累加器對PI 調節的誤差信號進行積分，通過PI 調節使PI 調節器輸出角度不斷逼近于輸入角度。其傳遞函數如式(14)所示，同時由于程序計算造成的延時如式(15)所示。

式中，Kp表示比例系數，Ki表示比例系數，Ts表示PI調節器運算周期。結合低通濾波器與PI 調節器等傳遞函數，得到鎖環環開環波特圖如圖3 所示。

圖3 鎖相環波特圖

圖3 中ωo為低通濾波器截止頻率。為防止鎖相環振蕩，功率因數估算響應不理想，在低通濾波器截止頻率ωo=1256rad/s 條件下，此處可取PI 傳遞函數的零點為Ki/Ts=600rad/s，由于一般電機控制器控制頻率為10～20kHz，則設鎖相環調節頻率為18 kHz，則有Ts=0.55×10-4s，則積分系數Ki=0.033，由于發電機功率因數僅用于電機運行狀態及故障判斷，不直接影響發電機控制，則估算速度并不需要太快，則可取Kp=2×Ki=0.066，實際應用的PI 參數需根據調試結果進行微調。

3.3 CORDIC 算法原理

對于CORDIC 主要求取估算功率因數角正余弦值，用于鑒相器進行誤差求取并同時獲得發電機功率因數值。

CORDIC 算法采用迭代的方式，通過系列的基本角度進行多次的旋轉，在確定基本角度的正切值的情況下，使所測角度由基本角組成，對應正余弦值將不斷逼近所測角度實際的正余弦值。如圖4 所示，以(1，0)為基準點進行旋轉，迭代次數越多，角度越逼近真實值，實際應用時，若迭代次數采用11 次，理論角度誤差為0.056°，功率因數誤差為4.8×10-7，滿足使用要求。通過迭代后獲得最新坐標(x，y)，其中x即為實測角度θ余弦值，y為所測角度θ正弦值。

圖4 CORDIC 原理

通過查表獲得基本角度的正切值，得到每次旋轉后最新的點坐標，如式(16)所示。

式中，An表示由于CORDIC 變換的引入的增益，θi表示每次旋轉的角度。

4 算法仿真

通過Simulink 對鎖相環實現方式進行仿真，由于近似計算方式測試誤差基本可以通過計算得出則不再仿真驗證。仿真條件為三相電壓與三相電流采用頻率500Hz，相電壓有效值為115V，相電流峰值100A。如圖5 是鎖相環實現仿真框圖，通過改變不同的電壓與電流的相位對程序進行驗證，并且通過在電壓與電流信號注入干擾，檢驗算法的精度。

圖5 鎖相環實現仿真圖

當相電壓與相電流為標準正弦信號時，通過改變不同的電壓與電流的相位對測試精度進行驗證測試，功率因數估算結果如表2 所示，功率因數估算值幾乎不存在誤差，與理論值基本一致。其中當φ=50°時，功率因數估算波形如圖6所示，誤差響應曲線比較理想，符合測試使用要求。

表2 功率因數測試表

圖6 φ=50°功率因數波形

通過在相電壓與相電流中加入高頻干擾進行測試，相電壓與相電壓波形如圖7 所示，通過改變不同的電壓與電流的相位對測試精度進行驗證，測試結果如表3 所示，測試平均誤差為0.06%，精度仍相對較高，符合正常使用要求。

表3 功率因數測試表

圖7 相電壓與相電流

5 結論

(1)給出了相電壓與相電流坐標變換的功率因數原理分析方法，通過坐標變換獲得的功率因數角規避高頻干擾對其的影響，遠小于過零點檢測方法。同時僅需兩相相電壓與兩相相電流即可獲得功率因數值。

(2)給出了基于DSP+FPGA 的功率因數確定原理，近似計算的方法規避了DSP 難以實現根號運算的缺點；基于鎖相環的功率因數確定方法規避了FPGA 無除法器的缺點，僅采用加減乘等簡單的運算方式實現。

(3)通過實測表明，DSP 功率因數確定方法，當功率因數越大時，估計功率因數誤差越小，僅可功率因數較大或故障判斷時進行使用。FPGA 功率因數確定方法，在標準正弦的測試條件下，功率因數在全范圍內平均誤差基本不存在。在強干擾環境下，功率因數估算誤差為0.06%，均符合使用要求。