飛機發動機火警電路設計及虛警率計算

肖鵬，呼明亮，于方春，趙君，閆穩

（航空工業西安航空計算技術研究所，陜西西安，710119）

1 概述

發動機在工作中因機件嚴重磨損、燃油泄漏、電氣著火等可能出現火警，若不加以控制，不僅會嚴重損壞發動機，還直接危及飛行安全。因此現代飛機均設置了發動機的火警探測系統，在發動機發生火情時[1]，及時準確的發出火警信號，并可對發動機實施滅火。本文設計了基于氣動式火警探測傳感器的火警信號探測電路[2～3]，并針對虛警誤報分析電路引起虛警的故障模式，計算電路的虛警率。

2 飛機發動機火警探測電路設計

2.1 飛機發動機火警探測電路的設計原理

飛機發動機火警電路系統原理如圖1 所示，通過火警信號探測電路采集安裝在風扇機匣、燃燒室機匣和發動機吊艙的火警探測傳感器輸入信號，將調理后的電信號發送給FPGA 進行火警邏輯判斷，FPGA 通過局部總線將火警信息發送給CPU，CPU 收到后通過高速數據總線上報給處理機或者顯示系統。

圖1 火警電路系統組成

火警信號探測電路是采集飛機氣動式火警探測傳感器的輸入電路的電阻來判斷傳感器安裝區域的火警狀態，電路設計如圖2 所示。

圖2 飛機發動機火警信號探測電路

飛機發動機火警探測電路由三部分組成：

(1)惠斯通電阻橋電路

選擇電阻R2 與R3 阻值相同，使得R3 對地的電壓為5V，選擇適當的R1，根據火警傳感器的輸出，使火警時伙計探測傳感器的分壓小于1V，正常時大于9V。

(2)儀表運算放大器

儀表運算放大器將惠斯通電阻橋電路中R3 對地電路和火警傳感器對地電壓兩端電壓差分采集，發動機火警傳感器正常時，儀表運算放大器輸出電壓大于4V；發動機火警傳感器檢測到火情時，儀表運算放大器輸出電壓小于-4V。

(3)遲滯比較電路

兩路遲滯比較電路，通過配置遲滯環電阻配置合理的遲滯門限值。比較器的供電時±15V 雙端供電，則比較器的輸出狀態有兩種：開路，-14.7V。為了將比較器的輸出直接給FPGA 采集，將開路上拉到3.3V，通過二極管輸出限制到DGND，防止負電壓對后端FPGA 造成損壞。

2.2 電路仿真

使用Multisim12.0 電路仿真工具，搭建發動機火警探測電路仿真模型，如圖3 所示。

圖3 發動機火警探測電路仿真模型

已知火警傳感器的特性為火警時阻值不大于100Ω（±25Ω）（不含電纜阻值），正常時阻值不小于100kΩ（±25kΩ）。在惠斯通電阻橋中選取R1=10kΩ,則發動機無火情時運算放大器輸出電壓大于4.1V，當有火情時運算放大器的輸出小于-4.97V。為保證能準確上報火警，配置遲滯環電阻時優先保證上報火警門限。配置第一路遲滯比較器的高門限值為4.2V，配置第二路遲滯比較器的門限值為-4.97V。

第一路仿真結果如圖4 所示，仿真結果顯示比較器的高門限值為4.227V，低門限值為-3.933V。

圖4 發動機火警探測電路仿真圖1

第二路仿真結果如圖5 所示，仿真結果顯示比較器高門限值為4.131V，低門限值為-4.985V。

圖5 發動機火警探測電路仿真圖2

兩路遲滯比較電路FPGA 端輸入仿真結果分別為圖6、圖7 所示。

圖6 發動機火警探測電路仿真圖3

圖7 發動機火警探測電路仿真圖4

2.3 發動機火警判斷邏輯

FPGA 采集兩路遲滯比較器的輸出進行邏輯判斷，將判斷結果上報給上位機處理。發動機火警FPGA 邏輯斷真值表如表1 所示。

表1 火警上報判斷邏輯

2.4 雙余度火警電路

雙余度火警電路系統組成如圖8 所示。

圖8 雙余度火警電路系統示意框圖

通道1 和通道2 火警傳感器靠近布局，A 電路或者A'電路采集到火警信號時，B 和B'均會采集到火警信號，因此1 通道或者2 通道任意通道正常均可正常上報火警。

2.4.1 無法正常上報火警的情況分析

基于單余度火警電路系統，雙余度火警電路系統無法正常上報火警的情況如表2 所示。

2.4.2 火警虛警分析

飛機發動機火警探測電路時機電系統一個重要的電路組成部分，用以采集外部火警探測傳感器的信號，就電路功能而言，主要存在兩種故障模式：“實警不報”和“虛警誤報”。

“實警不報”即發動機艙段實際已發生火警，但由于系統故障，不能及時準確向飛行員報警，導致飛機和人員受到安全威脅，乃至空難。

“虛警誤報”即發動機艙實際未發生火警，但由于系統故障，向飛行員報告虛假火警信號，飛行員按照應急處置程序處理火警，飛機返航、備降。這種故障模式影響飛機的正常營運或任務完成。如果機組人員虛警處置不當，可能誘發飛行事故鏈，增加惡性飛行事故發生的可能性。

2.4.3 引起虛警的故障模式分析

火警探測電路上報火警的原理是采集到探測傳感器的電阻為不大于100Ω 的電阻，此時輸入儀表運算放大器正端輸入的電壓接近0.1V，則儀表運算放大器的輸出電壓為接近-4.9V 的電壓，此時兩路遲滯比較電路輸出FLAG1、FLAG2 均為高電平。

從火警電路報警的機理分析，造成火警電路虛警的情況有以下幾種：

(1)航插針搭接短路。連接火警探測傳感器兩端輸入的航插針PIN1 和PIN2 如果短路會造成電路采集到火警傳感器分壓為0V。

(2)航插針接地。航插針PIN1 接地與短路的機理相同。

(3)電阻R3 斷路。電阻R3 斷路，輸入儀表運算放大器負端的電壓為10V，會導致火警探測傳感器分壓小于5V 時就上報火警。

(4)電阻R7 和R5 斷路或電阻R4 和R6 短路。這兩種情況都是將遲滯比較電路變為了門限值為5V 的單門限比較電路，只有儀表運算放大器的輸出大于5V 時比較器輸出-14.7V，而儀表運算放大器的電壓輸出范圍為-5～5V，故在此使情況下儀表運算放大器輸出電壓小于5V 時，都會報火警。

(5)運放儀表運算放大器故障，輸出小于-5V 的電壓。

(6)比較器故障，輸出開路。開路狀態被上拉到3.3V，FPGA 采集到高電平，上報火警。

(7)焊盤虛焊，造成比較器或FPGA 虛焊，導致比較器輸出開路或FPGA 輸出的數據不正確，導致CPU 接收到虛假的火警信息。

(8)FPGA 故障，可能導致CPU 采集到邏輯信號為火警信號。

3 火警探測電路虛警率計算

3.1 各故障模式失效率計算

各故障模式失效率計算是按照GJB/Z-299C(電子設備可靠性預計手冊)中對應的失效模型計算。

3.1.1 航插針搭接短路或航插針接地

航插針搭接或者接地，都歸結為連接器失效，失效模型如下：

式中：pλ：工作失效率，610-/h；bλ：基本失效率，10-6/h，查表取值0.0303；πE：環境系數，查表取值8.4；AUF 戰斗機無人艙；πQ：質量系數，查表取值0.4；πp：接觸件系數，查表取值5.60；πK：拔插系數，查表取值1.0；πC：插孔結構系數，查表取值0.3。

計算得到：

3.1.2 電阻R3 斷路

電阻器為金屬膜電阻，電阻失效模型：

式中：pλ：工作失效率，610-/h；bλ：基本失效率，10-6/h，取值0.007；πE：環境系數，查表取值11.5；πQ：質量系數，查表取值0.3；πR：阻值系統，查表取值1.0。

計算得到：λp2= 0.007 × 1 1.5 × 0.3 × 1.0 = 0.02415 ×10-6/h

3.1.3 電阻R7 和R5 斷路或R4 和R6 短路

電阻器為金屬膜電阻，電阻失效模型：

式中：λp：工作失效率，10-6/h；λb：基本失效率，10-6/h，取值0.007；πE：環境系數，查表取值11.5；Qπ：質量系數，查表取值0.3；Rπ：阻值系統，查表取值1.0。

R7 和R5 斷路屬于并聯失效模型，R4 和R6 短路也屬于并聯失效模型，但這兩種狀況又屬于串聯失效模型。

計算得到：λp3=λp2×λp2+λp2×λp2=0.00116645 ×10-6/h

3.1.4 儀表運算放大器故障

儀表運算放大器故障失效模型按照單片模擬集成電路，失效模型如下：

式中：λp：工作失效率，10-6/h；πQ：質量系數，查表取值0.08；Tπ：溫度應力系數，計算查表取值1.16；Vπ：電壓應力系數查表取值1.12；Eπ：環境應力系數取值20；Lπ：成熟度系數取值1.0；1C及C2：電路復雜度失效率，查表分別取值0.4272，0.0406；C3：封裝復雜度失效率，查表取值0.0224。

計算失效率：

3.1.5 比較器故障

比較器失效率按照單片模擬集成電路的失效率計算，失效模型如下：

式中：Qπ：質量系數，查表取值0.08；Tπ：溫度應力系數，計算查表取值1.33；Vπ：電壓應力系數查表取值1.12；Eπ：環境應力系數取值20；Lπ：成熟度系數取值1.0；1C及C2：電路復雜度失效率，查表分別取值0.6083，0.0544；3C：封裝復雜度失效率，查表取值0.0623。

計算失效率：

虛報火警時兩個比較器必須同時故障，故兩路比較器故障為電路故障的并聯模式，故：

3.1.6 焊盤焊點故障

焊盤焊點的失效模型如下：

式中：λp：工作失效率，10-6/h；λb：基本失效率，10-6/h，取值0.000070；πQ：質量系數，查表取值0.25；Eπ：環境應力系數取值11。

計算得焊盤焊點失效率：

焊盤焊點失效造成LM139 比較器失效或FPGA 故障屬于串聯失效模型。故焊盤焊點失效造成的虛警率為：

3.1.7 FPGA 故障

FPGA 失效按照單片雙極工藝制作數字電路失效模型計算：

式中：λp：工作失效率，10-6/h；πQ：質量系數，查表取值0.25；SMQ4VLX25FF668 質量等級為A4；Tπ：溫度應力系數，計算查表取值1.30；Vπ：電壓應力系數查表取值1.0；Eπ：環境應力系數取值20；AUF 戰斗機無人艙；Lπ：成熟度系數取值1.0；1C及C2——電路復雜度失效率（與邏輯門數量相關），查表分別取值1.1135，0.0556；3C：封裝復雜度失效率，查表取值5.7184。

計算得FPGA 失效率：

FPGA 失效率的計算包含了FPAG 所有邏輯門失效的概率，在實際中對造成虛警的情況的失效率遠比 pλ小，因為發動機火警判斷邏輯占用的FPGA 資源非常少。在計算取

3.2 探測電路虛警率計算

分析可知，在第3.1 節中的故障情況任一一種發生就會上報虛警，因此各個故障模式為火警探測電路故障的串聯模型，故火警探測電路引起虛警的元器件級的失效率為：

假定系統給火警探測電路分配的虛警率為5%，則平均虛警間隔[4]時間為20h，則由電路元器件失效引起的虛警率為：

4 降低火警虛警率的兩點措施

通過分析火警探測電路和火警虛警率的計算分析，能夠降低火警虛警率的措施有：

（1）硬件電路增加余度設計。余度設計時各個余度之間的故障模式對于火警系統而言屬于并聯模式，故增加余度設計可以降低虛警的發生概率。

（2）設計嚴密完善的火警判斷邏輯，減少虛假火警和漏報火警的可能性。在余度設計的基礎上，FPGA 采集各個獨立的通路信號，對采集到的信號進行完善的邏輯判斷以確保上報火警的正確性。

5 結束語

本文設計了一種采集氣動式火警傳感器輸出信號的火警探測電路，基于電路分析了造成火警虛警的故障模式，并計算了虛警率，對火警電路設計有和系統虛警率分配具有一定的參考意義。