存儲器寫禁止時間參數的測試方法

摘要：文章提出了一種利用自動化測試機臺進行存儲器寫禁止時間參數的數值測試方法。通過原理與實例結合的方式，介紹了一種通過測試輔助參數并計算的方式測試寫禁止時間具體數值的方法，并有效地對參數進行時間定位，解決了寫禁止時間在仿真或實際應用中時間定位不明確的問題。

關鍵詞：存儲器；寫禁止時間；時間參數；自動化測試機臺

doi：10.3969/J.ISSN.1672-7274.2023.05.024

中圖分類號：TP 333" " " " " " " "文獻標示碼：A" " " " " " " "文章編碼：1672-7274（2023）05-00-04

Abstract： This paper presents a test method， which can be used to test the write disable time of memory circuit on Automatic Test Equipment. Through the combination of principle and example， this paper introduces a method to test the specific value of write disable time by testing auxiliary parameters and calculating， and effectively locates the time of parameters， which solves the problem of unclear time location of write disable time in simulation or practical application.

Key words：" memory circuit; write disable time; time parameter; Automatic Test Equipment

0" "引言

存儲器產品作為時序邏輯電路的一種，被廣泛應用于社會各個領域，為保證電路的穩定工作，需對其各項電參數進行驗證，其中時間參數的驗證尤為重要。在相關參數驗證中，會對存儲器產品的傳輸延遲時間、建立時間、保持時間、脈沖寬度等多種時間參數進行驗證。本文介紹的寫禁止時間（tWHWL），為脈沖寬度的一種。

在自動化測試機臺（Automatic Test Equipment，ATE）上測試時，由于測試復雜度和測試時間的限制，多數時間參數均采用設計保證或功能保證驗證的方式。其中功能保證，即給定詳細規范規定的時間參數的最大邊界值，對單次運行測試向量執行功能對比的方式進行測試，相比shmoo或Pass/Fail邊界測試方法，節約了測試時間，但無法測試出具體數值[1]。

在研發階段，設計人員更希望得到時間參數的實際數值，與仿真結果相比較，以便更精確地了解產品性能。本文提出了一種tWHWL參數的測試方法，采用測試輔助參數并通過計算的方式得出tWHWL參數的具體數值，并在分析測試原理的過程中，深入解析了參數的意義，解決了tWHWL參數時間定位不明確的問題。

1" "寫禁止時間參數說明

本文以AreoFlex公司生產的UT8Q512K32E 16M SRAM存儲器為例對tWHWL參數進行說明。

時序圖如圖1所示。相關功能真值表如表1所示。各信號描述如下：

A（18：0）為地址位信號，共19位地址；為讀寫控制信號；DQn（7：0）為數據位信號，共8位數據。當信號為低電平時，數據可以向當前地址寫入，DQn（7：0）表示為Dn（7：0），當信號為高電平時，寫入禁止，讀取當前地址數據，DQn（7：0）表示為Qn（7：0）[2-4]。

tWHWL參數的意義在于利用的高電平禁止寫入功能，將A（18：0）跳變的不定態時間（tAXAV）置于的高電平包含下，避免由于A（18：0）跳變的不定態導致的數據寫入錯誤。

2" 傳統測試方法及存在的問題

傳統的存儲器脈沖寬度（tW）的測試方法，如片選脈沖寬度（tETEF）、寫脈沖寬度（tWLWH），或時序電路中的CLK信號的觸發脈沖寬度等，均是通過固定脈沖的一個跳變沿，以步進的方式逐漸改變另一個跳變沿的時間，同時判定電路脈沖寬度的相關功能，逐步檢索出脈沖寬度對應功能的Pass/Fail時間點，即為所需的測試結果[5-6]。

針對如圖1所示tWHWL參數，其高、低電平跳變點均與tAXAV相關，因此需根據A（18：0）的跳變時間進行定位，而并非簡單的傳統搜索測試。

并且在仿真或實際測試時發現，對于某些地址線一致性較好的產品，tWHWL的脈沖可出現在任何位置，甚至數值設置為“0”，即始終保持低電平，也不影響電路的寫入功能，使得tWHWL參數無法采用傳統測試方法進行測試。

３" 數值測試方法

３.1 原理分析

為了更好地分析測試原理，首先需明確兩個概念，一為ATE對被測存儲器電路的輸入激勵，以下簡稱“外部輸入”；一為電路內部各信號、功能模塊的跳變時間點，以下簡稱“跳變點”，符號以“tXX”表示，“XX”代表不同跳變點。二者關系為，不同信號的外部輸入，經過被測電路管腳傳輸到電路內部功能模塊后，存在一定的延遲，根據電路自身布局等差異，即使多個信號的外部輸入時間相同，內部跳變點也會存在差異。

tWHWL的測試，關鍵在于對A（18：0）跳變時的tAXAV的理解，結合tAXAV才能準確地測試出tWHWL的最小值，并且可解釋為何tWHWL數值為“0”時不影響電路寫入功能。

tAXAV示意圖如圖2所示。A（18：0）的19個地址線的外部輸入時間相同，分別經過電路內部延遲后，電路內部的跳變點會出現差異，形成tAXAV，此時，A（18：0）的電平處于變化狀態，地址不固定。

以A（18：0）從全“0”地址向全“1”地址跳變為例，將tAXAV跳變過程分解，如圖3所示。A0地址位最先由0到1跳變，此時地址進入tAXAV不定態，跳變點以tAX表示。A18最后由0到1跳變，所有地址線跳變完成，tAXAV不定態結束，跳變點以tAV表示。

以圖3為例分析得知，為避免將數據寫入到tAXAV狀態下的不確定地址中，在設置外部輸入時，需要將內部tAXAV時間段置于寫入禁止狀態。

由的功能可知，其高電平為寫入禁止功能，在電路內部，各跳變點的時間關系示意圖如圖4所示。的高電平跳變點以tWH表示，的低電平跳變點以tWL表示。

tWH跳變點需要結合tAX跳變點進行設置，保證數據禁止寫入tAX跳變點之后的不定態地址，二者關系即地址保持時間（tWHAX）。

tWL跳變點需要結合tAV跳變點進行設置，保證數據禁止寫入tAV跳變點之前的不定態地址，二者關系即地址建立時間（tAVWL）。

由圖4分析可知，對于電路內部跳變點，tWHWL參數可分解如下：

３.2 數值測試與計算

外部輸入電平由低到高跳變，經過電路延遲后，即為內部tWH跳變點，外部輸入電平由高到低跳變，經過電路延遲后，即為內部tWL跳變點。

而對于內部tAX跳變點和tAV跳變點，二者均由相同的外部輸入A（18：0）決定，造成內部跳變點差異的原因為電路內部延遲。

由此得出，在ATE上測試tWHAX和tAVWL時，tWH跳變點和tWL跳變點對應不同的的外部輸入時間，而tAX跳變點和tAV跳變點對應相同的A（18：0）的外部輸入時間，所以對于外部輸入信號，tAXAV差異為0。

對于外部輸入信號測試，tWHWL參數計算如下：

對于外部輸入，tWHAX可通過保持的高電平跳變時間不變，在測試向量中設置每位地址線單獨跳變，其他地址線保持不變，以步進的方式逐步改變地址線跳變時間，測試讀寫功能，判斷數據是否寫入地址線跳變后的地址，依次測試出單個地址線對的最小保持時間，選取所有地址線結果中的最大值，即為tWHAX[7-9]。

對于外部輸入，tAVWL可通過保持A（18：0）的跳變時間不變，在測試向量中設置每位地址線單獨跳變，其他地址線保持不變，以步進的方式逐步改變的低電平跳變時間，測試讀寫功能，判斷數據是否寫入地址線跳變前的地址，測試出的低電平跳變，能夠全部禁止數據寫入地址線跳變前地址的時間，即為tAVWL[7-9]。

根據上述理論，也可推導出tAXAV的數值。

以圖3為例，對于電路內部跳變點，tAV跳變點必定晚于tAX跳變點，電路內部延遲最低的地址線A0和電路內部延遲最高的地址線A18對的保持時間為tWHAX和tWHAV，如圖5所示。

圖5 電路內部tWHAX和tWHAV的關系

由圖5分析可知，對于電路內部，tAXAV參數計算如下：

而對于外部輸入，A18的電平跳變需要經過更長的內部電路延遲，才會傳輸到tAV跳變點，當保持的高電平跳變時間不變進行測試時，tWHAV測試結果必定小于tWHAX的測試結果，且tAXAV參數只可能是正值，所以對于外部輸入，tAXAV參數計算如下：

４" 測試舉例

４.1 樣品1

以中科院微電子研究所研制的10M SRAM存儲電路為例，電路各項時間參數測試值如表2所示。

根據計算結果可知，此款存儲器電路，A（18：0）的tAXAV較短，為1.8 ns，的高電平脈沖tWHWL為負值，即不設置高電平脈沖覆蓋tAXAV，在電路執行地址連續跳變寫入操作時，始終保持低電平，也不影響電路的寫入功能。

４.2 樣品2

同樣以中科院微電子研究所研制的10M SRAM存儲電路為例，在樣品的A18輸入端口，增加一個100 pF對地電容負載，以增加負載電容后的整體電路為新樣品，采用黑盒測試理念，不考慮內部電路構成，人為增加了A18端口的電路內部延遲，如圖6所示。新樣品電路各項時間參數測試值如表3所示。

根據計算結果可知，新樣品電路，A（18：0）的tAXAV較長，為8.3 ns，的高電平脈沖需要至少1.8 ns才能禁止數據寫入tAXAV狀態下的不確定地址，且的高電平不能遲于A（18：0）后1.3 ns跳變。

根據此結果進行反向驗證，設置始終保持低電平，對新樣品進行讀寫功能測試，此時功能出現錯誤，數據被寫入了tAXAV狀態下的不確定地址。當根據tWHAX參數定位并設置tWHWL脈沖后，新樣品讀寫功能恢復正常。

５" 結束語

本文提出了tWHWL參數的數值測試方法，并在ATE機臺上進行了實際驗證。

tWHWL參數具體測試方法為通過分別測試tWHAX 和tAVWL后計算得出，計算式見算式（2）。

當tWHWL參數為負值時，證明在執行地址連續跳變寫入功能時，可始終保持低電平。

當tWHWL參數為正值時，需根據tWHAX定位高電平跳變時間，且高電平脈沖必須存在。

綜上所述，通過對tWHWL參數具體數值的測試，可以有效地表征產品的地址線一致性，當產品地址線一致性較好時tWHWL為負值；當產品地址線延遲有較大差異時，tWHWL為正值，且需根據tWHAX參數進行定位，適用于電路的研發測試。

參考文獻

[1] Verigy. Verigy 93000 SoC Basic User Training Manual [M]. Federal Republic of Germany， 2006.

[2] Areoflex. UT8Q512E 512K x 8 RadTol SRAM Data Sheet[DB/OL]. Areoflex， November 11， 2008.

[3] Areoflex. UT8Q512K32E 16 Megabit RadTolerant SRAM MCM Data Sheet[DB/OL]. Areoflex， June 28， 2011.

[4] Areoflex. QCOTSTM UT8Q1024K8 SRAM Data Sheet[DB/OL]. Areoflex， January， 2003.

[5] 姜巖峰，楊兵．集成電路測試技術基礎[M]．北京：化學工業出版社，2008.

[6] 高成，張棟，王香芬．最新集成電路測試技術[M]．北京： 國防工業出版社，2009.

[7] 閻石．數字電子技術基礎（第5版）[M]．北京：高等教育出版社，2006.

[8] GB/T 17574-1998 半導體器件集成電路第2部分：數字集成電路[S]．北京：中國標準出版社，1999.

[9] 劉寶琴．數字電路與系統[M]．北京：清華大學出版社，1993.