加速Flash 系列FPGA 芯片功能驗證方法

胡 凱，叢紅艷，閆 華，張艷飛，李 涌

（1.中科芯集成電路有限公司，江蘇無錫 214072；2.中微億芯有限公司，江蘇無錫 214072)

1 引言

現場可編程門陣列（FPGA）芯片集成資源的數量和設計的復雜性日漸提高，研發周期和面市時間的壓力使實現驗證的完整性和高效性受到挑戰。為了驗證整個FPGA 芯片邏輯功能的正確性，必須做大量的驗證工作，驗證工作量已經占到芯片整個研制流程工作量的60%～80%［1-3］。Flash 系列FPGA 芯片集成了基本功能模塊（VERSATILE）、系統配置模塊（CFG）、靜態隨機存取存儲器（SRAM）、時鐘管理模塊（CCC）、輸入輸出模塊（IO）等。在Flash 系列FPGA 芯片驗證中（也稱為FPGA 芯片的系統級驗證），驗證重點及難點主要集中在驗證芯片集成的正確性及配置過程和全局信號的連線的正確性。

FPGA 芯片系統級驗證側重于不同子系統之間的信號交互以及實現不同驗證場景的驗證用例，為了提高驗證覆蓋率，驗證對象需要包含大量的驗證用例，所消耗的驗證時間很長，而配置下載時間即下載位流文件約占整個驗證時間的2/3，因此，如何對Flash 系列FPGA 芯片設計中的復雜驗證對象進行驗證、提高驗證功能覆蓋率已經成為縮短總體產品驗證時間所面對的挑戰。為了加快仿真速度，提高驗證效率，本文提出了一種加速Flash 系列FPGA 芯片的系統級驗證方法。

2 傳統Flash 系列FPGA 功能仿真驗證方案

全芯片驗證平臺如圖1 所示，其主要包括驗證激勵、縮減后的配置位流文件、被測電路（DUT）、參考模型和監測器，DUT 為待驗證的全芯片電路網表，縮減后的配置位流文……