異質襯底外延碲鎘汞薄膜位錯抑制技術進展

楊 晉，李艷輝，楊春章，覃 鋼，李俊斌，雷 文，孔金丞，趙 俊，姬榮斌

〈材料與器件〉

異質襯底外延碲鎘汞薄膜位錯抑制技術進展

楊 晉，李艷輝，楊春章，覃 鋼，李俊斌，雷 文，孔金丞，趙 俊，姬榮斌

（昆明物理研究所，云南 昆明 650223）

分子束外延碲鎘汞技術是制備第三代紅外焦平面探測器的重要手段，基于異質襯底的碲鎘汞材料具有尺寸大、成本低、與常規半導體設備兼容等優點，是目前低成本高性能紅外探測器發展中的研究重點。對異質襯底上碲鎘汞薄膜位錯密度隨厚度的變化規律進行了建模計算，結果顯示～1/模型與實驗結果吻合度好，異質襯底上原生碲鎘汞薄膜受位錯反應半徑制約，其位錯密度無法降低至5×106cm-2以下，難以滿足長波、甚長波器件的應用需求。為了有效降低異質外延的碲鎘汞材料位錯密度，近年來出現了循環退火、位錯阻擋和臺面位錯吸除等位錯抑制技術，本文介紹了各技術的原理及進展，分析了后續發展趨勢及重點。循環退火和位錯阻擋技術突破難度大，發展潛力小，難以將碲鎘汞位錯密度控制在5×105cm-2以內。臺面位錯吸除技術目前已經顯示出了巨大的發展潛力和價值，后續與芯片工藝融合后，有望大幅促進低成本長波、中長波、甚長波器件的發展。

碲鎘汞；異質襯底；位錯抑制；循環退火；位錯阻擋；臺面位錯吸除

0 引言

碲鎘汞（HgCdTe，MCT）在整個紅外譜段帶隙可調，具有高量子效率以及低暗電流等優點，是目前軍事領域應用最廣泛的紅外探測材料[1-3]。相較于其他薄膜外延技術，分子束外延技術（molecular beam epitaxy，MBE）具備能帶調控、原位監控、異質外延等諸多優點，可實現復雜結構材料的制備。通過Zn組分的調整，碲鋅鎘（CZT）襯底可做到與碲鎘汞材料完全晶格匹配，在碲鋅鎘襯底上獲得的碲鎘汞材料晶體質量較高，其位錯腐蝕坑密度（etch pit density，EPD）一般在1×104～1×105cm-2范圍內。分子束外延碲鎘汞通常選用（211）面碲鋅鎘，由于碲鋅鎘晶錠中孿晶主要分布在（111）面上，與（211）面存在19.3°偏角，因此制備（211）碲鋅鎘襯底對碲鋅鎘晶粒尺寸的要求要高于液相外延使用的（111）碲鋅鎘襯底。上述因素導致了（211）碲鋅鎘襯底成品率更低、襯底尺寸更小、價格更加昂貴，高溫器件、中長雙色器件等高端探測器中僅（211）碲鋅鎘襯底價格就能占到組件價格的20%到40%。相較于碲鋅鎘襯底，異質襯底（如Si、GaAs、Ge、GaSb等）具有尺寸大、成本低、與常規半導體設備兼容性好等優點，在異質襯底上外延碲鎘汞材料是國內外主流紅外機構在低成本高性能紅外探測器方向發展的研究重點。但該技術的主要問題在于異質襯底與碲鎘汞之間較大的晶格失配（Si：19.3%、GaAs：14.4%、Ge：14.3%、GaSb：6.1%）將在碲鎘汞薄膜中引入高密度的貫穿位錯（threading dislocation，TD）。貫穿位錯作為材料中SRH復合中心和漏電通道，將降低材料少子壽命，增加器件的產生復合電流密度，降低器件量子效率及零偏電阻，最終導致器件性能的衰減[4]。這種衰減效應對于短波和中波碲鎘汞器件來說影響并不明顯[5]，但會嚴重制約長波、中長波以及甚長波器件性能。目前異質襯底上原生碲鎘汞薄膜位錯密度一般在8×106～3×107cm-2范圍內，為了滿足長波及甚長波器件的應用需求，碲鎘汞位錯密度需要控制到5×105cm-2以下[6]。

本文對碲鎘汞薄膜位錯密度隨薄膜厚度的變化規律進行了計算，分析了決定原生碲鎘汞薄膜位錯密度的主要因素，明確了引入位錯抑制技術的必要性。基于此，總結了循環退火、位錯阻擋和臺面位錯吸除3種位錯抑制技術的原理及研究進展，討論了3種技術后續的發展趨勢及研究重點。

1 異質襯底外延碲鎘汞位錯密度隨膜厚的演化規律

在異質外延體系中，～1/[7]和～1/2[8]是兩種經典的位錯密度隨厚度演化模型。～1/模型認為位錯隨薄膜厚度增加而延伸，與延伸過程中相遇的位錯發生湮滅反應（反應后兩條位錯均消失）。兩條位錯能夠發生反應的最大距離稱為位錯反應半徑a。在～1/模型中，當外延層厚度變化D時某一位錯可與其他位錯發生反應的區域如式(1)所示，任一位錯將和數量為＝的位錯相遇并湮滅，為貫穿位錯密度。因此位錯密度隨厚度的變化值Δ如式(2)所示，當D無限小后，將(2)式作積分處理后，得到位錯密度與薄膜厚度的關系，如式(3)。

＝2aD(1)

Δ＝－＝-2a2D(2)

式中：0為初始位錯密度。

～1/2模型假設位錯反應半徑a￠隨薄膜厚度增加而線性增加，與相遇的位錯發生湮滅反應，位錯反應半徑a￠～，將其關系簡化為a￠＝，模型計算結果可給出位錯密度數量級的估計。當外延層厚度增加時，任意位錯反應的區域￠如式(4)，其位錯密度的變化D如式(5)所示，處理后得到式(6)。

￠＝2pD(4)

D＝－＝-2p2D(5)

異質襯底與碲鎘汞間通常需要制備一個碲化鎘緩沖層，常規外延膜層結構如圖1上部所示，0、1、2以及3分別表示襯底與碲化鎘界面、碲化鎘表面、碲化鎘與碲鎘汞界面以及碲鎘汞表面4個位置處的貫穿位錯密度。對于異質襯底上的碲化鎘薄膜，采用上述兩種模型進行了計算。其中襯底與碲化鎘界面貫穿位錯密度0取1×1010cm-2[7]，a取1000[7]和0.7mm[9]，為材料伯氏矢量，碲化鎘厚度取8mm。計算結果如圖1中0～8mm厚度范圍內3條曲線所示，～1/模型計算結果（不同a取值）均與G. Badano等人[10]實驗結果接近，a＝0.7mm計算結果與實驗結果吻合度更好。～1/2模型與實驗值存在一個半數量級的偏離，這可能是模型假設中a￠＝導致位錯反應半徑與實際值偏差較大造成的。驗證了位錯反應半徑與材料剪切模量以及Peierls應力相關[7]，主要由材料種類和生長溫度所決定，而與厚度的關系不大。

對碲化鎘緩沖層上的碲鎘汞薄膜，采用～1/模型進行了計算。目前普遍認為碲化鎘與碲鎘汞間約0.2%的晶格失配將增殖出107～108cm-2量級[11-12]位錯，計算中取2＝1和2＝101兩個值，a取1000和0.7mm，碲鎘汞層厚度取8mm。計算結果如圖1中8～16mm厚度范圍內4條曲線所示。初始條件為2＝1、a＝1000的計算結果與Ge基碲鎘汞實驗結果相近，說明Ge基碲鎘汞EPD演化實驗結果與界面無位錯增殖、位錯反應半徑小的計算結果吻合度好，而初始條件為2＝101、a＝0.7mm的計算結果與J. D. Benson等人[11]的Si基碲鎘汞實驗結果相近，說明Si基碲鎘汞EPD演化實驗結果與界面位錯增殖高、位錯反應半徑大的計算結果吻合度好。但值得注意的是，Ge、Si兩種襯底上的碲鎘汞EPD值較為接近。

從上述分析可以得出，位錯反應半徑和薄膜厚度是決定原生碲鎘汞材料貫穿位錯密度的主要參數。由于位錯反應半徑的限制，原生碲鎘汞材料（8mm膜厚）貫穿位錯密度無法降低至8×106cm-2以下，與長波器件對于碲鎘汞位錯密度的要求存在較大差距。為了進一步降低材料貫穿位錯密度，位錯抑制技術的引入是必須的。

2 異質襯底外延碲鎘汞薄膜位錯抑制技術進展

2.1 循環退火技術

循環退火（thermal cycle annealing，TCA）技術是出現最早、研究最為廣泛的位錯抑制技術。它不同于傳統單周期長時間退火，而是通過短時間多周期循環對原生碲鎘汞材料進行原位或離位熱處理，利用高溫在外延層與襯底之間引入的熱失配應變，多次驅動位錯進行運動，使位錯相遇并發生反應，達到降低位錯密度目的。循環退火技術典型退火溫度曲線如圖2所示[13]，熱循環中低溫一般為250℃（位錯運動激活溫度），高溫從300℃～600℃不等，樣品每次在高溫停留時間為單周期退火時間。

圖1 異質襯底上碲化鎘、碲鎘汞材料貫穿位錯密度隨厚度的變化規律

注：圖內示意圖為膜層結構及各特征位置位錯密度標記，方形及圓形數據點來自文獻[10]和文獻[11]，分別為Ge基碲化鎘和Si基碲鎘汞EPD數據，菱形點為昆明物理研究所（KIP）Ge基碲鎘汞EPD數據

Note: The schematic of HgCdTe layer structure and dislocations density symbols at each typical position were showed at top of the figure

循環退火技術最早由J. M. Arias等人[14]從GaAs/Si材料[15]借鑒到HgCdTe/GaAs材料中。其循環退火實驗中，高溫為490℃、低溫為300℃、循環次數為4次，單周期退火時間為10min。經過循環退火處理，碲鎘汞表面EPD值從初始的5×106cm-2降至2.3×105cm-2。此后，多家機構跟進開展了相關研究，但均無法重復J. M. Arials等人的結果[16-18]。以J. D. Benson組[16]的系統研究最具代表性，其針對HgCdTe/Si材料，選用400℃～600℃內多個高溫溫度進行了4～16次循環退火，材料中位錯密度從1×107cm-2初值開始下降，并在1×106cm-2附近趨于飽和，與J. M. Arias等人得到的結果相差近一個數量級。

圖2 循環退火典型溫度控制曲線[13]

為了解釋位錯密度在循環退火后出現飽和的現象，J. D. Benson等人[15-16]進行了建模仿真，模型中不考慮位錯間具體反應時需要滿足的矢量條件和能量條件，直接將其簡化為基元反應，分為湮滅反應（dislocation annihilation，位錯消失于自由邊界或界面，位錯數量1?0）和合并反應（dislocation coalescence，兩條位錯相遇后合并為一條位錯，位錯數量2?1），如圖3及式(7)、式(8)所示。

式中：1為滑動位錯密度（位錯在滑移面內，可自由運動）；1為湮滅反應速率；2為釘扎位錯密度（位錯脫離了滑移面，無法繼續運動）；2為合并反應速率。1、2是位錯運動速率的一次函數，退火溫度越高，位錯運動速率越大，1、2也越大，1、2可從實驗數據中擬合得出，對于碲鎘汞薄膜來說，2比1小6個數量級左右。

根據反應式(7)和式(8)，可得到1和2的變化速率，如式(9)和式(10)，其中為參與合并反應的滑動位錯比例。對式(9)、(10)進行積分后，可以得到第一次循環后滑動和釘扎的位錯密度值1（cycle1）和2（cycle1）值，相加后得到第一次循環反應后總位錯密度值total（cycle1），如式(11)、(12)及(13)。

圖3 兩種位錯反應類型示意[17]

d1/d＝－11－212(9)

式中：0為原生材料位錯密度；為退火時間。將前一循環total值作為下一次循環的0值，進行迭代計算，可得到次循環后滑動、釘扎、總位錯密度值1（cycle）、2（cycle）及total（cycle）。

不同退火溫度下仿真和實驗結果如圖4所示[16]，可以看出在較高溫度（604℃）退火，由于較大的2值，式(8)反應加快，釘扎位錯密度上升較快，4次循環后即達到1×106cm-2，此時總位錯密度無法得到進一步降低。而當降低退火溫度，減小2值，增加循環次數時，釘扎位錯密度可相應的降低，在440℃和494℃進行16次循環后達到3×105cm-2附近，但總位錯密度仍處于1×106cm-2附近。

J. D. Benson模型中以上一循環total值作為下一循環的0值，但實際上每次循環僅有滑動位錯1可參與到下一循環的反應中。因此本文使用上一循環1值作為下一循環的0值，在250℃～600℃范圍，計算了材料中理論最小位錯密度值（1＜1×104cm-2時的釘扎位錯密度2值），同時計算了材料位錯密度從1×107cm-2降低到5×105cm-2時所需的循環次數及熱處理時間，結果如圖5所示。可以看出，退火溫度不超過550℃時，材料總位錯密度可控制在5×105cm-2以內，但溫度越低，所需循環次數越高，250℃時需要超過100000周期，熱處理時間為266h（每周期10min），而500℃所需周期數最低（53次），時間為8.8h。

圖4 退火溫度與位錯抑制效果關系，點為實驗結果，線為理論計算結果（每周期5min）：(a) 高溫溫度為604℃；(b) 高溫溫度為494℃；(c) 高溫溫度為440℃[16]

多周期循環有望將異質襯底上碲鎘汞材料位錯密度降低到5×105cm-2，但由于所需循環數非常大，從可工程化的角度看，位錯密度為5×105cm-2已經是循環退火技術可以達到的最低值。為了獲得更加有效的位錯抑制效果，出現了臺面陣列退火技術和位錯阻擋技術。

圖5 循環退火處理后碲鎘汞薄膜理論最低位錯密度與退火溫度的關系，材料位錯密度降低至5×105cm-2時所需的循環次數及時間與退火溫度的關系

2.2 位錯阻擋技術

外延過程中，貫穿位錯在界面處將發生偏轉（圖6(a)），偏轉程度與失配度及外延層厚度有關（如圖6(b)）。當外延層厚度超過一定厚度1時（1＜臨界厚度c），位錯達到最大偏轉程度，此時位錯將沿界面進行延伸，延伸長度可達厘米量級[20]。當薄膜厚度進一步增加超過臨界厚度c后，位錯又將轉向并穿入到外延層中[21]。位錯阻擋技術[8,22]利用了上述位錯在界面處偏轉并延伸的特性，人為制造具有一定失配度、厚度及層數的交替阻擋層，使位錯被阻擋且沿阻擋層界面延伸，延伸過程中增加了位錯間發生反應的概率，最終達到降低位錯密度的效果。

J. Wu等人[23-25]在Si襯底上制備InAs/GaAs量子點材料，使用位錯阻擋層對GaAs緩沖層的位錯密度進行控制，以降低貫穿位錯對量子點紅外器件性能的影響。位錯阻擋層位于Si與GaAs界面處，包含4組重復結構，每組由5周期（10nm In0.18Ga0.82As/10nm GaAs）交替結構及300nm GaAs間隔層組成。經過位錯阻擋，后續GaAs層中的位錯密度降到了105cm-2量級，阻擋層結構及位錯密度測試（TEM）如圖7(a)、(b)所示。

W. Lei等人[26-27]在CdTe與GaSb界面處制備了兩種位錯阻擋結構，一種是30～50周期（4～5nm ZnTe/4～5nm CdTe）交替結構位錯阻擋層，另一種由4組位錯阻擋層組成，如圖7(c)所示。每個位錯阻擋層由5周期（12nm Cd0.85Zn0.15Te/13nm CdTe）交替結構和465nm CdTe間隔層組成。經過位錯阻擋，異質襯底上碲化鎘薄膜位錯密度從1×107cm-2降至1×105cm-2附近，如圖7(d)所示，這是異質襯底上制備的碲化鎘材料目前達到的最低位錯密度。

位錯阻擋技術在Ⅲ-Ⅴ族和Ⅱ-Ⅵ族材料異質外延中均展現出了較好的位錯抑制效果，但對于制備低位錯密度碲鎘汞材料來說，低位錯密度碲化鎘緩沖層只是一個必要前提。根據圖1中的位錯變化規律，碲鎘汞與碲化鎘間～0.2%的晶格失配仍將在碲鎘汞中引入高系數107cm-2量級的位錯，因此如何在高質量的碲化鎘緩沖層上外延得到位錯密度相當或更低的碲鎘汞薄膜仍極具挑戰。從位錯抑制的角度分析，碲化鎘與碲鎘汞間的位錯阻擋層或組分漸變過渡層是兩種可能的途徑。位錯阻擋層方面，以HgCdTe/CdTe交替結構為例，由于交替結構間失配度小，為使位錯在界面處偏轉，阻擋層中交替結構的單層厚度需要超過數十納米，加上間隔層后阻擋層總厚度將超過數微米。這需要在器件工藝中將位錯阻擋層去除，降低其對輻射信號吸收產生的影響。組分漸變過渡層方面，需要通過控制Hg束流的方式從碲化鎘漸變到碲鎘汞，Hg束流的控制以及由于Hg/Te持續變化所需的生長溫度調控難度均不小。總體來看，位錯阻擋技術后續獲得突破的技術難度較大。

2.3 臺面位錯吸除技術

臺面位錯吸除的思想來源于選區外延，由P. Müller等人[28]最先提出，它是將外延材料進行臺面成型，再進行退火處理，使臺面上的貫穿位錯移動并消失于臺面側壁的技術。由于碲鎘汞與異質襯底間存在膨脹系數差D，提升材料溫度將在碲鎘汞與異質襯底界面處引入熱失配（式(14)），失配應力將驅使位錯發生運動。位錯包含失配部分和貫穿部分，位錯運動時，失配部分沿界面進行延伸，貫穿部分在滑移面內移動。X. G. Zhang對臺面上位錯的運動進行了靜力學分析[29-30]，由于臺面側壁自由邊界的存在，臺面內位錯的貫穿部分將受到鏡像力I作用（式(15)），牽引位錯向臺面側壁運動，同時位錯的失配部分將受到線張力L的阻礙（式(16)）。當鏡像力大于線張力時，貫穿位錯可移出臺面，平衡I與L，可得到鏡像力作用最大有效距離max以及位錯可完全移出的臺面最大尺寸max（式(17)）。

圖6 異質外延中貫穿位錯進入外延層時發生偏轉及沿界面延伸示意[22]：(a) 位錯在界面處的偏轉發生在滑移面內；(b) 位錯在界面處發生偏轉的截面示意

圖7 位錯阻擋層結構及位錯阻擋效果：(a) GaAs/Si界面附近In0.18Ga0.82As/GaAs阻擋層TEM照片；(b) GaAs/Si界面附近經多次位錯過濾后位錯密度的變化，位錯阻擋層將位錯密度降至1×106cm-2以下[25]；(c) CdTe/GaSb界面處的Cd0.85Zn0.15Te/CdTe位錯阻擋層結構示意圖；(d) CdTe/GaSb材料阻擋層位錯抑制效果，原生碲化鎘EPD（上）及位錯抑制后碲化鎘EPD（下）[27]

＝D×D(14)

(16)

式中：為剪切模量；為泊松比；為位錯伯氏矢量；為薄膜厚度；為鏡像力作用有效范圍；為位錯線與材料表面夾角，一般為60°（全位錯）；為位錯線與其伯氏矢量間夾角。

實驗方面，A. J. Stoltz等人[31]在HgCdTe/Si薄膜上用等離子刻蝕制備了直徑30mm，高8mm的臺面，經過低溫250℃、高溫494℃四次循環退火，將碲鎘汞位錯密度從1×107cm-2附近降低到3×106cm-2，并且其位錯腐蝕坑大多分布在臺面邊緣，臺面中心位錯密度接近0 cm-2。進一步器件結果顯示，臺面位錯吸除處理的Si基碲鎘汞制備的長波器件0值與碲鋅鎘基碲鎘汞制備的長波器件0值相當，如圖8所示。

使用式(17)對HgCdTe/Si材料位錯可滑出臺面最大尺寸進行計算，假設貫穿位錯僅在碲鎘汞單膜層中運動，即熱應力驅動碲鎘汞與碲化鎘界面上的失配位錯進行延伸，取CdTe/Si熱膨脹系數為7.4×10－6K－1[32]，HgCdTe（＝0.2）熱膨脹系數為5×10－6K－1[33]，D＝469K，＝10mm（MCT）得到＝34mm。假設貫穿位錯在HgCdTe/CdTe雙膜層中運動，熱應力驅動碲化鎘與Si界面處的失配位錯進行延伸，取Si熱膨脹系數為2.5×10－6K－1，＝16mm（CT＋MCT）得到＝55mm。Stoltz的實驗結果中位錯并未完全消失于臺面（臺面尺寸為30mm），因此可認為單層膜假設中計算結果與實驗更為接近。

臺面隔離溝槽深度、溝槽側壁角度等將影響位錯去除效率及后續芯片工藝難度，需要對臺面位錯吸除與芯片加工進行工藝融合。由于鏡像力可看作真空對位錯的吸引力，隔離臺面的溝槽越深，碲鎘汞薄膜中貫穿位錯受到鏡像力作用的部分越多，因此通常需要刻蝕開槽到碲化鎘與碲鎘汞界面附近，即溝槽深度與碲鎘汞薄膜厚度相當。另外，溝槽側壁角度雖然與位錯去除效率關系不大，但與器件占空比、側壁鈍化難度等直接相關。

圖8 臺面位錯吸除處理的Si基碲鎘汞制備的長波器件R0A值與碲鋅鎘基碲鎘汞制備的長波器件R0A值比較[31]：(a) CZT襯底上生長的碲鎘汞；(b) Si基碲鎘汞

圖9 不同方向長條臺面位錯抑制效果對比[34,36]：(a) 沿不同晶向臺面退火處理后EPD情況；(b) 不同晶向臺面在不同退火條件處理后EPD情況

3 結語

～1/模型可以準確地描述異質襯底上原生碲化鎘、碲鎘汞薄膜位錯密度隨厚度的變化規律，由于位錯反應半徑的限制，原生碲鎘汞材料貫穿位錯密度難以降低至5×106cm-2以下，與長波、甚長波器件對材料位錯密度的要求存在較大差距，因此有必要引入位錯抑制技術。

循環退火技術近年來得到了廣泛研究，由于位錯反應過程中釘扎位錯的產生，碲鎘汞薄膜位錯密度容易在1×106cm-2附近將出現飽和。模型計算結果顯示碲鎘汞位錯密度的進一步降低需要合適的退火溫度和更多的循環次數，但多次循環退火工藝將引入表面劣化、材料中原子互擴散等問題。因此循環退火技術更適用于短波、中波器件探測性能提升，但對于長波及甚長波器件，其后續發展潛力不大。位錯阻擋技術方面，目前異質襯底上碲化鎘位錯密度已降至1×105cm-2附近，后續的難點是在高質量碲化鎘上制備出位錯密度相當甚至更低的碲鎘汞薄膜。在碲化鎘和碲鎘汞間的HgCdTe/CdTe位錯阻擋層或組分漸變過渡層是可能的解決途徑，但總體來看獲得技術突破的難度較大。臺面位錯吸除技術目前針對HgCdTe/Si薄膜獲得了較好的位錯抑制效果，可以將材料位錯密度控制在5×105cm-2以內，顯示出了巨大的發展潛力和價值，后續將臺面退火工藝與芯片工藝融合后，有望大幅促進低成本長波、中長波、甚長波器件的發展。

[1] LEI W, Antoszewski J, Faraone L. Progress, challenges, and opportunities for HgCdTe infrared materials and detectors[J]., 2015, 2(4): 041303.

[2] Kinch M A. The future of infrared; III–Vs or HgCdTe?[J]., 2015, 44(9): 2969-2976.

[3] Rogalski A. History of infrared detectors[J]., 2012, 20(3): 279-308.

[4] Jó?wikowski K, Jó?wikowska A, Martyniuk A. Dislocations as a noise source in LWIR HgCdTe photodiodes[J]., 2016, 45(10): 4769-4781.

[5] Johnson S M, Buell A A, Vilela M F, et al. HgCdTe/Si materials for long wavelength infrared detectors[J]., 2004, 33(6): 526-530.

[6] Gopal V, Gupta S. Effect of dislocations on the zero-bias resistance-area product, quantum efficiency, and spectral response of LWIR HgCdTe photovoltaic detectors[J]., 2003, 50(5): 1220-1226.

[7] Speck J S, Brewer M A, Beltz G, et al. Scaling laws for the reduction of threading dislocation densities in homogeneous buffer layers[J]., 1996, 80(7): 3808-3816.

[8] Ward T, Sánchez A M, Tang M, et al. Design rules for dislocation filters[J]., 2014, 116(6): 063508.

[9] Carmody M, Lee D, Zandian M, et al. Threading and misfit-dislocation motion in molecular-beam epitaxy-grown HgCdTe epilayers[J]., 2003, 32(7): 710-716.

[10] Badano G, Robin I C, Amstatt B, et al. Reduction of the dislocation density in molecular beam epitaxial CdTe (211) B on Ge (211)[J]., 2010, 312(10): 1721-1725.

[11] Benson J D, Bubulac L O, Smith P J, et al. Growth and analysis of HgCdTe on alternate substrates[J]., 2012, 41(10): 2971-2974.

[12] Jacobs R N, Benson J D, Stoltz A J, et al. Analysis of thermal cycle-induced dislocation reduction in HgCdTe/CdTe/Si(211) by scanning transmission electron microscopy[J]., 2013, 366(MAR.1): 88-94.

[13] Brill G, Farrell S, Chen Y P, et al. Dislocation reduction of HgCdTe/Si through ex situ annealing[J]., 2010, 39(7): 967-973.

[14] Arias J M, Zandian M, Shin S H, et al. Dislocation density reduction by thermal annealing of HgCdTe epilayers grown by molecular beam epitaxy on GaAs substrates[C]//, 1991, 235(1): 1646-1650.

[15] Yamaguchi M, Tachikawa M, Itoh Y, et al. Thermal annealing effects of defect reduction in GaAs on Si substrates[J]., 1990, 68(9): 4518-4522.

[16] Benson J D, Farrell S, Brill G, et al. Dislocation analysis in (112) B HgCdTe/CdTe/Si[J]., 2011, 40(8): 1847-1853.

[17] Farrell S, Rao M V, Brill G, et al. Effect of cycle annealing parameters on dislocation density reduction for HgCdTe on Si[J]. J, 2011, 40(8): 1727-1732.

[18] SHEN C, GU R J, FU X L, et al. Dislocation reduction in CdTe/HgCdTe film prepared by MBE on Si substrate[J]., 2011, 30(6): 490-494.

[19] Vaghayenegar M, Jacobs R N, Benson J D, et al. Correlation of etch pits and dislocations in As-grown and thermal-cycle-annealed HgCdTe(211) films[J]., 2017, 23(S1): 1526-1527.

[20] Szilagyi A, Grimbergen M N. Misfit and threading dislocations in HgCdTe epitaxy[J].:,,, 1986, 4(4): 2200-2204.

[21] Ciani A J, Chung P W. Simulations of dislocations in CdZnTe/SL/Si substrates[J]., 2010, 39(7): 1063-1069.

[22] Freund L B. A criterion for arrest of a threading dislocation in a strained epitaxial layer due to an interface misfit dislocation in its path[J]., 1990, 68(5): 2073-2080.

[23] George I, Becagli F, LIU H Y, et al. Dislocation filters in GaAs on Si[J]., 2015, 30(11): 114004.

[24] WU J, JIANG Q, CHEN S, et al. Monolithically integrated InAs/GaAs quantum dot mid-infrared photodetectors on silicon substrates[J]., 2016, 3(5): 749-753.

[25] CHEN S, LI W, WU J, et al. Electrically pumped continuous-wave III-V quantum dot lasers on silicon[J]., 2016, 10(5): 307-311.

[26] LEI W, REN Y L, Madni I, et al. Low dislocation density MBE process for CdTe-on-GaSb as an alternative substrate for HgCdTe growth[J]., 2018, 92: 96-102.

[27] PAN W W, GU R J, ZHANG Z K, et al. Strained CdZnTe/CdTe Superlattices As threading dislocation filters in lattice mismatched MBE growth of CdTe on GaSb[J]., 2020, 49: 6983-6989.

[28] Müller P, Zogg H, Fach A, et al. Reduction of threading dislocation densities in heavily lattice mismatched PbSe on Si(111) by glide[J]., 1997, 78(15): 3007-3010.

[29] ZHANG X G, LI P, ZHAO G, et al. Removal of threading dislocations from patterned heteroepitaxial semiconductors by glide to sidewalls[J]., 1998, 27(11): 1248-1253.

[30] ZHANG X G, Rodriguez A, WANG X, et al. Complete removal of threading dislocations from mismatched layers by patterned heteroepitaxial processing[J]., 2000, 77(16): 2524-2526.

[31] Stoltz A J, Benson J D, Carmody M, et al. Reduction of dislocation density in HgCdTe on Si by producing highly reticulated structures[J]., 2011, 40(8): 1785-1789.

[32] Jacobs R N, Markunas J, Pellegrino J, et al. Role of thermal expansion matching in CdTe heteroepitaxy on highly lattice-mismatched substrates[J]., 2008, 310(12): 2960-2965.

[33] Kasap S, Willoughby A. Mercury Cadmium Telluride: Growth, Properties and Applications[M]. John Wiley & Sons, 2011.

[34] Stoltz A J, Benson J D, Jacobs R, et al. Reduction of dislocation density by producing novel structures[J]., 2012, 41(10): 2949-2956.

[35] Jacobs R N, Stoltz A J, Benson J D, et al. Analysis of mesa dislocation gettering in HgCdTe/CdTe/Si (211) by scanning transmission electron microscopy[J]., 2013, 42(11): 3148-3155.

[36] Simingalam S, Pattison J, Chen Y, et al. Dislocation Reduction in HgCdTe Mesa Structures Formed on CdTe/Si[J]., 2016, 45(9): 1-6.

Research Progress of Dislocation Density Reduction in MBE HgCdTe on Alternative Substrates

YANG Jin，LI Yanhui，YANG Chunzhang，QIN Gang，LI Junbin，LEI Wen，KONG Jincheng，ZHAO Jun，JI Rongbin

(,650223,)

HgCdTe has dominated the high-performance IR detector market for decades. Owing to its numerous merits, including precise energy band structure control and device structure growth, theMBE(molecular beam epitaxy) growth of HgCdTe has become the main tool for fabricating third-generation IR focal plane arrays. CdZnTe is widely considered to be an ideal substrate for HgCdTe epitaxy because of the matched lattice through Zn fraction adjustment. Therefore, HgCdTe/CdZnTe has a high crystal quality with a typical etch pit density in the range of 1′104–1′105cm-2. However, several limitations, such as high cost, small wafer size, and low yield, still exist in the (211) CdZnTe substrate, which results in high cost and limits the array format size in infrared detectors based on HgCdTe/CdZnTe. Compared with CdZnTe substrates, alternative substrates (e.g., Si, Ge, GaAs, and GaSb) have large wafer size, low cost, and convenience in standard semiconductor equipment, which have the potential to fabricate low-cost high-performance focal plane arrays. The main issue in HgCdTe on alternative substrates is the large lattice mismatch between the substrate and epi-layer (19.3%, 14.3%, 14.4%, and 6.1% for Si, Ge, GaAs, and GaSb, respectively), which is responsible for the high dislocation density of 106–107cm-2in HgCdTe films. The high dislocation density hampers the application of this material to long-wavelength and very long-wavelength infrared detectors.The variation in dislocation density with film thickness in the as-grown HgCdTe film grown on an alternative substrate was modeled, and the results from the ρ～1/h law agreed well with the experimental data. This indicates that the dislocation annihilation radius is the leading cause of impeding the dislocation density below 5′106cm-2in HgCdTe; thus, dislocation reduction is urgently needed. Moreover, the theory and research progress on three dislocation reduction methods, namely thermal cycle annealing (TCA), dislocation blocking, and mesa dislocation gettering (MDG), are summarized in this paper. Prospects and priorities for future development are also discussed. Overall, TCA and dislocation blocking techniques are likely to be harder in technical breakthroughs andhave less development potential in dislocation reduction tobelow 5′105cm-2. By contrast, the MDG technique has shown tremendous development potential and high value in low-cost long-wavelength infrared detectors; however, process integration between the MDG technique and standard focal plane array fabrication is needed.

HgCdTe, alternative substrates, dislocation reduction, thermal cycle annealing, dislocation blocking, mesa dislocation gettering

TN304

A

1001-8891(2022)08-0828-09

2021-03-10；

2021-04-16.

楊晉（1990-），男，博士研究生，主要從事紅外光電材料的研究工作。E-mail：buaamseyj@163.com。

核高基重大專項項目。