基于FPGA的多體制遙測信號調制數字化設計方法

魏小東，艾冬生，孫發魚，閆志宏

(1.西安機電信息技術研究所，陜西 西安 710065；2.西北工業集團有限公司，陜西 西安 710043)

0 引言

PCM/FM作為國際遙測標準和國軍標規定的遙測體制，仍廣泛應用于各類導彈、火箭彈等飛行器的遙測系統中。目前，常規兵器遙測系統最高傳輸碼率大多低于2 MBps。主流發射機實現調制多采用單點或兩點鎖相調頻方法，需要設計對應的硬件系統來滿足這種調制方式的不同載波頻率、碼率和頻偏等指標需求。

傳統模擬調制一般采用變容二極管直接調頻或鎖相調頻技術實現。受變容二極管頻率特性限制，直接調頻法不能實現高碼率調制，鎖相調頻可實現高碼率，但低頻響應較差，無法實現直流調制[1]。另外，采用模擬調制體制的遙測發射機不能進行通用化、可重構設計。

隨著常規兵器測試需求的不斷提升，遙測參數大幅提升(模擬參量可達上百個)，加之圖像傳輸需求，模擬調制的傳輸碼速率已經無法滿足遙測系統的需求[2]。因此，本文提出一種標準統一的彈載遙測調制系統，該系統具有傳輸碼速率高、靈活性和通用性等特點。系統采用可重構設計，通過模塊間相互組合調整，不僅能夠滿足小型彈載遙測系統小容量、低碼率的任務需求，也可以滿足測量參數分布范圍廣的大容量、高碼率遙測任務需要[3]。多體制遙測調制系統可通過軟件重新配置不同類型任務的特定需求，能夠有效推動彈載遙測傳輸設備的系列化、通用化發展。

1 多體制遙測系統調制原理及總體方案

1.1 原理及特點

多體制遙測調制實現需要通過PC上位機控制總線控制調制模塊。PC上位機在計算機上使用編程語言編寫串口通信協議的控制界面，在界面中，選擇調制參數信息，發送命令后控制指令就會通過串口通信發送至FPGA中，然后FPGA接收到PC上位機傳送過來的串口數據，根據需求進行對應調制。基于目前兵器遙測技術的應用需求，多體制遙測調制應具有以下特點：

1) 工作頻率：2 200～2 300 MHz；

2) 調制方式：PCM/FM、PCM/QPSK；

3) 調制碼速率：20 KBps～20 MBps；

4) 中心頻率、頻偏等參數可在線配置。

1.2 總體方案

本文采用全數字方法設計實現多體制遙測調制，通過數字化技術構建一個具有開放性、標準化、模塊化、通用、統一的硬件平臺。通過注入不同的算法軟件,可實現PCM/FM、PCM/QPSK調制模式，同時實現高碼率調制[4]。

高碼率數字化調頻體制是利用載波的頻率變化來傳遞信號信息。調制輸出信號的瞬時頻率值與調制信號的時變頻率正相關。數字化調制通過DDS技術實現將量化后的調制信號作為相位值變化量附加到DDS輸出信號上，控制輸出信號正比于調制信號的時變頻率，實現調頻。

圖1 數字化調頻實現原理框圖Fig.1 Schematic block diagram of digital frequency modulation

高碼率數字化調相體制同調頻體制的區別在于，調相體制是利用載波的不同初始相位值直接表示數字信號信息，采用數字化方法實現調相過程主要有零中頻法和中頻法兩種。零中頻法是指在FPGA內部完成對基帶信號的正交變換，經D/A輸出正交模擬基帶信號，再同射頻載波信號進行正交調制，輸出已調射頻信號。中頻法是指在FPGA內部，正交基帶信號同生成的正交中頻載波cos(ωct)和sin(ωct)相乘，輸出I/Q兩路正交中頻調制信號，經上變頻至射頻后經天線發出[5]。

兩種方法相比，前者是直接調制至射頻載波，無帶外雜散干擾，但由于數模轉換器輸出的模擬信號無法嚴格控制正交性，并且模擬載波會泄露信號信息，會導致射頻調制輸出信號帶內頻譜精確度差、信號信息泄露較高。后者直接在數字域實現調制，可嚴格實現基帶信號相位及幅度的正交特性，輸出的中頻調制信號經上變頻至射頻輸出，可以保證已調信號信息泄露較少，提高帶內信息準確度，經比較最后選擇后者即中頻調制后上變頻至射頻輸出方法。

2 基于FPGA的多體制遙測調制實現方法

2.1 系統架構

多體制調制模塊的主要功能是完成PCM/FM、PCM/QPSK調制，輸出70 MHz中頻調制信號，硬件連接如圖2所示，主要分為5個功能單元：FPGA及基帶生成單元、參考時鐘單元、RS422通信接口單元、程序/參數存儲單元和D/A轉換單元。其中FPGA作為信號處理調制核心，通過RS422串口同上位機實現通信，程序/參數存儲單元分別完成程序和參數的存儲保存功能，D/A轉換單元將FPGA輸出的數字信號轉換成模擬信號。

圖2 硬件結構圖Fig.2 Hardware structure diagram

FPGA作為調制模塊的核心處理單元，采用ALTERA公司的Cyclone Ⅲ系列EP3C40Q240C8芯片，該芯片具有豐富的可用資源，如：邏輯單元、乘法器單元、寄存器單元與鎖相環單元。由于EP3C芯片內部不具有斷電保存功能，因此必須加載外部存儲器實現程序/參數存儲。調制方式、碼速率、載波頻率等參數可以通過上位機軟件進行靈活設置。

FPGA開發設計語言采用Verilog HDL語言，軟件開發環境采用QuartusⅡ 13.1.0，運用Modelsim SE-64 10.4軟件對調制輸出信號進行仿真，以驗證程序可靠性，最后將程序加載到FPGA后進行驗證測試。

2.2 數字調制算法

2.2.1PCM/FM調制算法

PCM/FM調制信號時域表達式如式(1)，其中ωc為載波角頻率，Ac是載波幅度，Kf為調制常數。假設輸入PCM碼流速率為fb，調制波的最大幅度為Am時，那么根據通信原理，最佳的頻偏為f=0.35fb，調制常數Kf=f/Am=0.35fb/Am。

(1)

在正交域中，信號s(t)可以看作是由載波正弦信號被一個復數基帶信號所調制，即被信號I(t)+jQ(t)所調制，用兩個正交向量I(t)、Q(t)來表示。

S(t)=I(t)cos(ωct)+Q(t)sin(ωct)，

(2)

式(2)中，

(3)

對于數字調制信號而言，模擬信號積分過程可以轉換成數字累加過程，因此PCM/FM調制信號表達式為：

(4)

2.2.2PCM/QPSK調制算法

正交相移鍵控(QPSK)是利用載波四個不同的相位來表示數字信息的調制方式，正交相移鍵控信號可表示為[6]：

(5)

式(5)中，ωc是載波的角頻率，φn為載波相位，由基帶數字信號控制；g(t)為碼元波形函數，令I(t)=∑g(t-nTs)cosφn，Q(t)=∑g(t-nTs)sinφn，則有：

S(t)=I(t)cos(ωct)-Q(t)sin(ωct)。

(6)

QPSK每個碼元含有兩比特信息，QPSK信號可以看作是I、Q兩路正交的BPSK信號調制后相加得到的。相同傳輸速率條件下，QPSK的頻譜利用率是BPSK 的兩倍。QPSK具有兩種相位取值方式，一是：0°、90°、180°、270°；二是：45°、135°、225°、315°。

QPSK調制方式分為相位選擇法和正交調相法，本文選用高碼率下性能更優秀的正交調相法，輸入的數字信號經串并轉換產生I、Q兩路速率減半的并行信號。兩路并行信號要通過成形濾波器，成形濾波器一方面可以提高頻譜利用率，另一方面能夠消除碼間干擾。濾波后兩路信號分別與正弦波和余弦波相乘，形成兩路調制信號再相加得到QPSK信號。

2.3 DDS載波生成模塊

直接頻率合成器是調制器的關鍵組成單元之一，其優點在于電路簡單、體積小、鎖定時間短、電路參數不固定可調、電路可復制性及一致性強[7]。

圖3為DDS的實現設計框圖。

圖3 DDS實現設計框圖Fig.3 DDS implementation design block diagram

由圖3可知，DDS主要由相位累加器和ROM(read only memory，只讀存儲器)查找表組成。在系統時鐘fclk的驅動下，相位累加器完成頻率控制字累加，其輸出值與相位控制字求和構成相位碼，即相位地址，并通過該地址獲取ROM查找表中的正余弦值，得到數字頻率信號。其中正弦查找表通過Matlab生成[8]。

由于相位累加器的寄存器位寬為N，因此其地址滿量程為2N。設相位累加器每次累加的值為K(頻率控制字)，則需2N/K次累加才能達到累加器的量程。由于系統工作時鐘周期Tclk為：Tclk=1/fclk，因此ROM查找表中余弦值完成一次累加輸出的時間T為：

(7)

則輸出數字信號的頻率fout為：

(8)

由上式可知，當fout為定值時，可以通過控制頻率控制字K來改變DDS的輸出頻率[6]。

2.4 成形濾波器

無限寬的頻譜方波信號通過有限寬信道傳輸時會在時間軸上擴展帶來碼間干擾，降低傳輸準確性。信號通過成形濾波器后，一方面可以消除碼間干擾，另一方面可以加快帶外衰減，提高頻帶利用率。成形濾波器采用根升余弦滾降濾波器原理設計[9]，其傳遞函數為：

(9)

式(9)中，a是滾降系數，Ts為碼元持續時間。滾降系數a取值范圍為0～1，a越大，時域波形衰減越快，帶內振蕩起伏越小，利于減小碼間干擾和定位誤差，但占用頻帶越寬；a越小，波形振蕩起伏越大，但占用頻帶越窄。為兼顧減小碼間串擾、提高頻帶利用率，選擇滾降系數a為0.22。

2.5 主控模塊

主控模塊與外部控制系統相連，設計框圖如圖4所示。通過外部計算機輸入指令參數并傳輸至調制模塊執行調制指令，實現發射機載波頻率可控，頻點可變，調制模式可選擇[10]。

圖4 主控模塊設計框圖Fig.4 Design block diagram of main control module

3 測試與驗證

樣機主要由基帶調制和上變頻模塊組成，其功能測試主要通過頻譜儀對射頻頻譜進行測試，模擬信號源產生一連串偽隨機碼，作為基帶調制輸入的PCM數字信號。測試系統連接如圖5所示。硬件測試系統實物搭建圖如圖6所示。

圖5 硬件測試圖Fig.5 Hardware test diagram

圖6 實物搭建圖Fig.6 Physical construction drawing

3.1 PCM/FM測試

測試參數：

頻率：2 250 MHz；

傳輸碼元速率：2 MBps、7 MBps；

傳輸碼型：NRZ_L；

PCM碼流：0x12345678，循環發送。

圖7分別為傳輸碼元速率為2 MBps和7 MBps時的頻譜曲線。對發射機PCM/FM射頻輸出信號99%占用帶寬進行測試，分別約為2.32 MHz和8.11 MHz，與理論值符合。

圖7 2/7 MBps碼率調制頻譜曲線Fig.7 RF analysis of 2/7 MBps transmission rate

3.2 PCM/QPSK測試

測試參數：

頻率：2 250 MHz；

傳輸符號速率：15.36 Msps；

傳輸碼型：NRZ_L；

滾降濾波器滾降系數：0.22；

傳輸數據：0x12345678，循環發送。

圖8為傳輸符號速率為15.36 Msps射頻輸出信號99%占用帶寬進行測試，結果約為18.7 MHz，與理論值符合。

圖8 QPSK調制頻譜曲線Fig.8 Test results of QPSK RF analyzer

4 結論

本文基于數字化調制技術設計了多體制遙測調制系統，具有模塊化和可重構特點，實現了調制碼率可設置、調制體制可選擇。在滿足常規兵器遙測現有體制的基礎上，提高了傳輸碼率，擴展了調制類型，極大地彌補了傳統兵器遙測彈載裝置復雜環境下應變能力的不足，具有較強的工程適用性。