寬頻率范圍的單子帶壓控振蕩器設計

張 博,蔡林鈺,吳昊謙

(西安郵電大學 電子工程學院,陜西 西安 710121)

第五代移動通信技術(5G)是近幾年研究的熱點,在5G 通信的實現過程中,射頻前端系統發揮著重要的作用。鎖相環作為射頻前端系統中的重要模塊,對射頻收發機的性能有著很大的影響。壓控振蕩器(VCO)作為鎖相環的重要組成部分,其性能的優劣對鎖相環乃至整個射頻收發機都有著重要影響。低相位噪聲與寬頻率范圍是壓控振蕩器的設計難點,如果本振信號的相位噪聲較差,則會增加通信中的誤碼率,影響載頻的跟蹤精度。同時,相位噪聲還會影響通信接收機信道內、外性能測量。相位噪聲越好,接收機的選擇性和靈敏度也越好。文獻[1]基于TSMC 180 nm CMOS 工藝設計了一款頻率范圍為3.26～5.27 GHz的VCO,其采用交叉互補耦合結構,應用6 位開關電容陣列實現了寬的調諧范圍,但多位開關電容陣列會加速惡化相位噪聲性能。文獻[2]基于GF 65 nm 工藝,設計了一款應用于毫米波段的VCO,工作頻率為137.87～162.34 GHz,其采用開關電感陣列來實現寬的頻率范圍,但由于振蕩頻率較高,且頻率范圍與相位噪聲之間未能最佳折衷,其相位噪聲性能為-86.63 dBc/Hz@1 MHz。文獻[3]基于TSMC 40 nm CMOS 工藝,通過設計改進型開關電容陣列、高Q值諧振回路等方式實現了2.65～3.84 GHz 的寬頻率范圍VCO,并對芯片版圖進行優化,實現了小的版圖面積,但犧牲了相位噪聲性能,中心頻率處的相位噪聲為-109.71 dBc/Hz@1 MHz。文獻[4]提出的新結構VCO 只需較少的外部偏置可產生較高的跨導,因此功耗更低,相位噪聲性能也較好,但輸出頻率范圍為2.38～2.52 GHz,應用范圍較小。因此,如何在寬的頻率范圍與低相位噪聲之間折衷成為近年來VCO 的研究熱點。

基于硅基的CMOS 工藝中,片上變容二極管的電容電壓變化范圍相對有限,使得傳統的CMOS 工藝VCO 通常采用開關電容陣列或開關電感陣列的方式來實現寬頻率范圍[1-3,5-8]。以上學者已有研究成果大多采用開關電容陣列或開關電感陣列實現寬的頻率范圍,但此時VCO 輸出頻率曲線不再是單一的頻率曲線,而是由多條頻率子帶交疊構成。這種情況下,應用于鎖相環頻率綜合器的VCO 往往需要自動頻率校準(AFC)技術來選取所需要的VCO 子帶。這種方式極大地增加了整個鎖相環的鎖定時間[9],同時增大了芯片面積。因此,在一些對跳頻切換有嚴格要求的系統應用中,采用開關電容陣列形式的VCO 難以得到應用。相較于多頻率子帶的VCO,單子帶VCO 無需配置AFC 進行VCO 子帶的選取,極大縮小了應用于鎖相環頻率綜合器的鎖定時間。

本文利用雙平衡吉爾伯特混頻器的差分輸入輸出特性,將定頻率3 GHz VCO 與單子帶5～6 GHz VCO進行下混頻,得到的2～3 GHz VCO 不僅展寬了相對帶寬,而且提高了相位噪聲性能。

1 寬頻率范圍的單頻率子帶VCO 設計

1.1 總體電路結構

本文提出的寬頻率范圍單子帶VCO 的電路結構框圖如圖1 所示,其中包括一個5～6 GHz 的單子帶壓控振蕩器,一個固定頻率為3 GHz 的壓控振蕩器,一個雙平衡吉爾伯特結構混頻器,一個輸出緩沖器。其中5～6 GHz 的單子帶壓控振蕩器差分輸出信號QP_1、QN_1 連接混頻器的一對差分輸入端,固定頻率的3 GHz 壓控振蕩器的差分輸出信號QP_2、QN_2 連接混頻器的另一對差分輸入端。混頻器的差分輸出信號QP、QN 連接輸出緩沖器的差分輸入端,最終的輸出信號OUTP、OUTN 通過輸出緩沖器的差分輸出端輸出。通過將5～6 GHz 的單子帶壓控振蕩器與固定頻率的3 GHz 壓控振蕩器進行混頻,可輸出2～3 GHz 的振蕩信號,可以看出,輸出信號的相對帶寬從18.2%(5～6 GHz)提高為40%(2～3 GHz),相對帶寬極大提升。其中,相對帶寬的計算公式為:

圖1 總體電路結構Fig.1 Overall circuit structure

式中:B為相對帶寬;fmax、fmin分別為最大頻率和最小頻率。

1.2 5～6 GHz 壓控振蕩器設計

圖2 為本文設計的5～6 GHz 單子帶壓控振蕩器電路結構。VCO 的品質因數主要由諧振腔中的電感決定,而由于工藝限制,諧振腔中的電感產生的品質因數通常很低,需要更高的負阻來抵消諧振回路中的寄生阻抗。換句話說,需要更優的起振條件,因此核心電路采用互補交叉耦合結構,相比于NMOS 交叉耦合結構[4,8],互補交叉耦合結構更容易滿足起振條件,能夠有效降低相位噪聲,同時實現輸出波形上升時間與下降時間的對稱性[10-12]。電感L1、固定電容C1～C5、可變電容Cv1～Cv4共同構成振蕩器的諧振網絡,決定振蕩器的工作頻率范圍。固定電容C1～C4、可變電容Cv1～Cv4與偏置電阻R1～R4共同構成可變電容的并聯形式,可以提高調諧曲線的線性度,拓寬壓控振蕩器的輸出頻率調諧范圍[13-15],在變容二極管兩端加入固定電容C1～C4既用作隔直,也可將可變電容的調諧范圍控制在最優范圍之間。Vb1、Vb2為偏置電壓,Vtune為調諧電壓,兩者一起控制可變電容的端口電壓,調節輸出頻率范圍。晶體管M6 作為尾電流管,為整個電路提供核心電流。M5、M6 構成電流鏡,等比例放大基準電流。R5與MOS 管M7 構成一個低通濾波器,抑制電流源上的交流抖動。隔直電容C6、反饋電阻R6和晶體管M8、M9 構成一級輸出緩沖器,與隔直電容C7、反饋電阻R7、晶體管M10、M11 共同構成一路差分輸出緩沖器電路,通過反饋電阻R6、R7,能夠實現輸出信號軌對軌傳輸。輸出緩沖器能夠有效抑制后級電路的頻率偏移所引起的對振蕩器核心電路相位噪聲的影響,驅動振蕩器的差分輸出信號為混頻器的理想輸入信號[3]。

圖2 5～6 GHz 壓控振蕩器電路結構Fig.2 5～6 GHz voltage-controlled oscillator circuit structure

相位噪聲是衡量壓控振蕩器性能的一項重要指標,根據相位噪聲模型可知,在偏離載波頻率較遠處,相位噪聲可表示為:

式中:Δω為頻率偏移量;Q為諧振回路帶載時的品質因數;K為玻爾茲曼常數;T為熱力學溫度;Psig為信號能量;ω0為振蕩頻率。根據式(2),可通過提高振蕩信號的幅度來增加信號能量Psig,從而降低相位噪聲。

另外可通過提高諧振回路的品質因數Qtot來降低相位噪聲,其表達式為:

式中:Qtot為整體諧振回路的品質因數表達式;QL為諧振腔中電感支路的品質因數;C為諧振腔中固定電容的容值;Cvar為諧振腔中變容二極管的容值;QC,var為變容二極管支路的品質因數。片上可變電容的品質因數要比片上電感的品質因數大很多[11],因此諧振回路中的品質因數主要由片上電感決定,在設計時盡量使用高Q值的電感,或對諧振腔電感進行優化設計。

1.3 3 GHz 定頻率壓控振蕩器設計

固定頻率的3 GHz 壓控振蕩器電路結構如圖3,其同樣采用互補交叉耦合結構,可有效降低相位噪聲,晶體管M12、M13、M14 和M15 構成負阻,用于抵消諧振網絡的阻抗損耗,達到起振條件。電感L2與電容C8構成諧振網絡,振蕩在3 GHz 定頻處。R7與晶體管M18 構成的低通濾波器抑制電流源上的交流抖動。

圖3 定頻率3 GHz 壓控振蕩器電路結構Fig.3 Fixed frequency 3 GHz voltage-controlled oscillator circuit structur

1.4 混頻器設計

有源混頻器可以看作電壓/電流轉換器、電流開關器和電流/電壓轉換器的組合[16]。混頻器電路結構如圖4。由于壓控振蕩器輸出差分信號,因此混頻器需采用雙平衡吉爾伯特結構,相比于單平衡結構,雙平衡結構對LO 信號的噪聲抑制更好。M20 與M21 分別作為跨導放大電路,對輸入的差分信號QP_2、QN_2進行放大,同時可看作電壓/電流轉換器,將輸入的射頻電壓轉換為射頻電流。差分開關對管M22 與M23,M24 與M25 輪流導通,將電流傳輸至兩邊支路上,電流通過負載電阻R10、R11產生輸出電壓,把中頻電流轉換為中頻電壓信號,最終實現混頻功能。偏置電阻R8、電容C9構成偏置電路,對固定頻壓控振蕩器的輸出信號QP_2 進行有效衰減,來滿足混頻器的輸入三階交調點IIP3,從而有效抑制三階交調信號對輸入信號的干擾。晶體管M19 作為尾電流管,提供整個電路的核心電流。

圖4 混頻器電路結構Fig.4 Mixer circuit structure

1.5 輸出緩沖器設計

輸出緩沖器的電路結構如圖5 所示,采用差分共源極放大結構,能夠驅動下級電路同時實現較好隔離作用。通過設計合理的帶寬,可有效抑制頻帶外的諧波分量。M26、M27 為放大管,對混頻器輸出的中頻信號進行放大,R12、R13為負載電阻,M28 作為尾電流管,提供整個電路的核心電流。

圖5 輸出緩沖器電路結構Fig.5 Output buffer circuit structure

2 結果與討論

2.1 流片結果

本次設計采用TSMC 180 nm 工藝進行仿真設計與流片測試驗證。芯片版圖如圖6 所示?？紤]到合理布局版圖使其面積最小化,兩個VCO 呈對稱分布,中間為混頻器及輸出緩沖器。芯片照片如圖7 所示,尺寸為1.2 mm×0.7 mm (含焊盤)。

圖6 芯片版圖Fig.6 Layout of the chip

圖7 芯片照片Fig.7 Photograph of the chip

2.2 測試與結果分析

利用FSWP 頻譜分析儀進行測試,該頻譜儀的測試范圍為1 MHz～26.5 GHz。測試表明,調諧電壓在0.6～2.8 V 變化范圍內,得到壓控振蕩器的輸出頻率范圍如圖8 所示,壓控振蕩器的輸出頻率為1.85～3 GHz,滿足設計指標的2～3 GHz;靈敏度(KVCO) 如圖9 所示,最高靈敏度為1000 MHz/V;輸出功率如圖10 所示,可以看出,輸出功率整體較低,為-10～-4 dBm。這是由于混頻器及后級輸出緩沖器等模塊電路的設計對芯片整體性能的影響,另外,測試中信號線存在差損也會降低輸出功率。2 GHz 處壓控振蕩器的相位噪聲性能如圖11 所示,分別為-73 dBc/Hz@ 10 kHz,-99 dBc/Hz@ 100 kHz 和-123.2 dBc/Hz@ 1 MHz。對比仿真結果,仿真時2 GHz 處相位噪聲為-128 dBc/Hz@1 MHz,實際芯片測試惡化4 dB,這是由于流片后電路實際的品質因數降低,造成相位噪聲的性能下降。

圖8 壓控振蕩器的輸出頻率范圍Fig.8 Output frequency range of VCO

圖9 壓控振蕩器的調諧靈敏度Fig.9 Tuning sensitivity of VCO

圖10 壓控振蕩器的輸出功率Fig.10 Output power of VCO

圖11 2 GHz 處壓控振蕩器的相位噪聲Fig.11 Phase noise of VCO at 2 GHz

1.8 V 電源電壓條件下,本設計壓控振蕩器的幾項關鍵指標與其他已報道文獻對比結果如表1 所示。可以看出,本文設計的單子帶壓控振蕩器相對帶寬為40%,相較于其他文獻具有更寬的相對帶寬。在同種工藝條件下,2 GHz 處的芯片實測相位噪聲為-123.2 dBc/Hz@1 MHz,與其他文獻芯片實測結果相比具有更低的相位噪聲性能。

表1 本設計與其他文獻設計方法測試對比結果Tab.1 Test comparison results between this design and other design methods

3 結論

本文設計并實現了一種寬頻率范圍的單子帶壓控振蕩器芯片,采用TSMC 180 nm 工藝,通過雙平衡吉爾伯特混頻器的差分輸入與差分輸出特性,實現單子帶5～6 GHz 壓控振蕩器與定頻率3 GHz 壓控振蕩器的下混頻,最終輸出2～3 GHz 單子帶頻率范圍。測試結果表明,在相同工藝下,與其他已報道相關文獻相比,本設計的壓控振蕩器在保證寬頻率范圍的基礎上,達到了較優的相位噪聲性能:相對帶寬從18.18%展寬至40%,2 GHz 頻點處相位噪聲為-123.2 dBc/Hz@1 MHz。

此外,通過雙平衡吉爾伯特結構混頻器,可固定一端差分輸入為5～6 GHz 單子帶壓控振蕩器的差分輸出,而另一差分輸入端可連接任意固定頻率壓控振蕩器,在工藝允許的頻率范圍內通過混頻可實現任意需求的寬頻率范圍單子帶壓控振蕩器。