基于0.35 μm CMOS 工藝的高溫高壓LDO 芯片設計*

吳 霞，鮑言鋒，鄧婉玲，黃君凱

(暨南大學 信息科學技術學院 電子工程系，廣東 廣州 510632)

0 引言

隨著嵌入式電子產品在日常生活的廣泛應用，對電源的充電速度、續航能力及轉換效率等技術指標的要求越來越高，因此對電源管理芯片提出了更高的要求。不但需要電源芯片具有精度高、功耗低和體積小等特點，在一些應用場景中，還要求芯片能在高溫高壓的惡劣環境中穩定地工作[1]。例如，混合動力汽車的引擎裝置和控制系統通常工作于高達150 ℃以上的高溫環境，石油和天然氣油井的井底傳感系統和監測設施的工作溫度也超過150 ℃，探月工程電子設備需要在-153 ℃～127 ℃的大溫差環境下工作。但目前普通的電源管理芯片的最大工作溫度通常在150 ℃以下，因此不能直接應用在這種高溫和大溫差的環境中。

LDO 作為電源管理芯片中占據市場較大份額的產品，由于具有體積小、功耗低和輸出紋波小等優點，已廣泛應用于片上集成系統[2-7]。但是，目前市場上LDO 芯片的輸入電壓范圍通常在2 V～5 V，當輸入高于5 V 時，典型應用中的大多數LDO 芯片將會被燒毀[8]，從而限制了LDO 在高溫高壓環境下的應用，因此設計一款面積小、輸入電壓范圍大且能在高溫環境中長期穩定工作的LDO 芯片便顯得十分必要[9-12]。

本文針對這一需要，基于X-FAB xa 0.35 μm CMOS工藝，設計了一款高溫高壓LDO 芯片，該芯片可以實現在輸入電壓為5.5 V～30 V，工作溫度為-55 ℃～175 ℃的情況下，輸出電壓為5 V 且輸出誤差小于±5%的設計目標，可應用于航空航天和混合動力汽車等苛刻環境。

1 LDO 的基本工作原理

典型LDO 的電路結構[13]如圖1 所示，包含基準電路[14]、誤差放大器、P 型功率管MPSS[15-17]、電阻RF2和RF1組成的反饋網絡、大電容CL和等效串聯電阻RESR。當電源輸入電壓VIN上電時，啟動電路使基準電路擺脫簡并點開始工作；穩定后的基準模塊為后續的電路提供基準電流和基準電壓，同時關閉了啟動電路，產生的基準電壓VREF作用于誤差放大器負端。開始時，由于整個反饋網絡還沒有建立，輸出電壓VOUT為低電平，基準電壓VREF和反饋電壓VFB的差值增加，信號經過誤差放大器使其輸出減小，導致功率管的驅動電壓增加，流過電阻RF1和RF2的電流增加，輸出電壓也增大；最終，建立的負反饋系統使基準電壓VREF和反饋電壓VFB相等，輸出電壓保持不變。

圖1 典型LDO 的電路框圖

2 LDO 芯片系統結構

本文設計的高溫高壓LDO 芯片的系統框圖如圖2所示，該系統主要由基準電路模塊、過溫保護模塊、過流保護模塊、過壓保護模塊、邏輯控制模塊和誤差放大器模塊組成。其中，基準電路模塊采用高壓管和增大負反饋環路，在高溫高壓情況下為誤差放大器模塊的反相輸入端提供一個穩定的基準電壓VREF，同時也為其他模塊提供穩定的偏置電壓和偏置電流；誤差放大器模塊主要用于反饋信號VFB和基準電壓VREF的比較，通過控制功率管柵極保證輸出電壓的穩定，同時采用動態零點補償方法，以提高系統在負載變化時的穩定性。考慮到系統輸入電壓變化范圍較大，輸出高壓功率管兩端的壓差導致芯片內部發熱嚴重，長時間工作時將加速芯片老化甚至燒壞芯片，因此需要采用過溫、過壓、過流等保護模塊以及邏輯控制模塊來控制系統的工作狀態，實現對芯片的有效保護。

圖2 LDO 的系統框圖

3 LDO 芯片核心電路模塊設計與驗證

下面基于X-FAB xa 0.35 μm CMOS工藝，給出所研制的高溫高壓LDO 芯片中基準電路和誤差放大器兩個核心模塊的具體設計。

3.1 高溫高壓基準電路設計及其驗證

本文設計的高溫高壓基準電路的結構如圖3 所示，其中電阻R1與晶體管MN15、MN16 經分壓，為晶體管MN17 的柵極提供偏置電壓，使MN17 工作在飽和區；電阻R2與晶體管MN17、電阻R3經分壓，為高壓管MP1 提供偏置電壓。通過合理設計電阻R1、R2、R3的阻值和晶體管MN15、MN16、MN17 的尺寸，使高壓管MP1 在整個輸入電壓范圍內一直處于線性區，確保了后續各個模塊在整個輸入電壓范圍內正常工作。晶體管MP2、MP3、MP12、MP13，運算放大器OP、Q1、Q2 以及電阻R5、R6、R7構成了基準電流源電路，基準電流I3由正溫度系數的電流I1與負溫度系數的電流I2相加得到。通過合理設置晶體管Q1和Q2 發射極的面積之比N、電阻R6和R7的值，可以得到一個與溫度無關的基準電流I3，并通過晶體管MP2、MP3 鏡像給晶體管MP7-MP11，為其他模塊提供偏置電流。基準電流I3通過MP5、MP6 鏡像到輸出端，為后續模塊提供偏置電壓VO2、VO3和VO4，同時由于電阻R11的溫度系數很小，工作在線性區的晶體管MN9的源-漏壓降也很小，因此電阻R11兩端的電壓即是與溫度無關的基準電壓。

圖3 高溫高壓基準電路的結構圖

需要指出，第一，考慮到電源電壓在實際高壓應用中，由于晶體管之間的不匹配將導致偏置電流產生偏差，因此本文采用Cascode 電流鏡和高壓管MP12-MP21的設計，用于解決偏置電流的穩定性問題。第二，注意到在基準電路包含有運放的情況下，不同模塊可以通過基準連線產生“串擾”，導致運算放大器無法保持VP恒定，從而使MP7-MP11 的偏置電流出現較大的瞬態變化，因此本文通過加入大電容C1旁路到地來抑制外界的干擾，并添加電阻R4來進一步提高運放的穩定性。

圖4 給出了在tm、wp、ws 三種工藝角，溫度在-55 ℃、25 ℃、125 ℃、175 ℃，共12 種組合情況下圖3 基準電路的線性調整率。可以看到，輸入電壓從5.5 V～30 V 變化時，基準電壓的輸出保持穩定，因此可滿足本設計需要的高溫高壓以及寬輸入電壓的要求。此外，在最差工藝角的情況下，基準電壓只偏離理論值31.5 mV，滿足了對高電源抑制比的設計需要。

圖4 基準電路的線性調整率

3.2 誤差放大器設計及其驗證

由于誤差放大器的增益、單位增益帶寬和閉環穩定性等主要性能指標對整個LDO 芯片的質量產生重要影響[2-3]，針對高溫時誤差放大器的增益和帶寬下降將嚴重影響LDO 芯片穩定性的問題，本文在緩沖級隔離補償的基礎上，基于動態零點補償原理[18]，設計了一種新的動態零點補償電路結構，如圖5 所示。通過在誤差放大器輸出端口加入補償電容CZ和工作在線性區的晶體管MZ，當輸出電流變化時，晶體管的阻值也隨之改變來補償輸出極點的變化，從而確保在整個負載變化范圍內系統保持穩定。

圖5 動態零點補償結構圖

本文設計的帶有用于提高系統帶寬的緩沖級電路的誤差放大器，采用了可提高運放增益的PMOS 折疊共源共柵結構，其等效輸出阻抗電路如圖6 所示，這里RZ是工作在線性區晶體管的等效電阻，Ro3和C3分別是運放的輸出電阻和輸出電容，因此，等效的交流輸出阻抗Z 可表示為：

圖6 誤差放大器輸出端的等效電路圖

令上式分子分母等于零，可得到兩個極點和一個零點，分別為：

通過動態零點補償后，誤差放大器的輸出端變為兩個極點P3，P4和零點Zc，通過優化寄生參數以及合理設計Rz和Cz，使P3成為系統的主極點，極點P4在增益帶寬積之外，動態零點Zc補償了輸出端極點P0；同時，通過緩沖器降低了功率管柵極間電阻，使該處極點也在增益帶寬積之外。通過這樣的補償方式，使電路的主極點基本不變，從而保證了系統的穩定性。

在電源電壓10 V，溫度25 ℃，負載電容CL為4.7 μF，串聯電阻RESR為0.1 Ω 的條件下，圖7 分別給出了負載電流為0 mA和200 mA 情況下，環路增益和相位裕度的仿真結果，可以看到系統的環路增益在全負載范圍內最低在72 dB 以上，相位裕度最小為45.83°；在不同的負載條件下，通過合理設計，使動態零點跟隨輸出極點變化，從而在單位增益帶寬積內僅有一個極點，其他零點和極點都在高頻處。因此，本文的設計可以保證動態零點補償結果滿足LDO 要求。

圖7 負載電流分別為0 mA和200 mA 的環路增益和相位裕度

4 LDO 芯片的整體布局及其版圖設計

圖8 給出所設計的LDO 芯片的整體布局及其版圖，其中已經嵌入為LDO 芯片提供保護機制和增加使用壽命所設計的過溫模塊、過壓模塊、過流模塊及邏輯控制模塊。這里，考慮到LDO 芯片功率管的尺寸比較大，在芯片中的發熱也較嚴重，基準電壓易受到溫度的影響，因此在圖8 中將基準電路模塊遠離功率管布置，保證了基準電路的偏置電壓和偏置電流的穩定。同時，本文還在芯片端口之間加入了ESD 保護電路，以避免人體放電對LDO 芯片的影響；這里，ESD 保護電路采用廠家提供的IP 核。此外，圖8 中也將過溫保護模塊、過流保護模塊和過壓保護模塊靠近驅動管設計，以避免驅動管發熱影響到芯片正常工作。最后，通過各個模塊的布局布線，采用Cadence Virtusuo 軟件工具，并經過DRC和LVS 規則檢查，完成了LDO 芯片的版圖設計和驗證，最終芯片的面積為2.822 3 mm2。

圖8 LDO 芯片的版圖

5 LDO 芯片的整體性能仿真及其驗證

前面已經對LDO 的基準電路模塊和誤差放大器模塊進行設計和仿真驗證，為了保證所設計的LDO 芯片達到預期的指標和功能，下面使用Cadence spectre 軟件工具對LDO 芯片的整體性能進行仿真，并對仿真結果進行分析和驗證。

在輸入電壓VIN=10 V，溫度范圍為25 ℃～175 ℃的空載情況下，圖9 給出了LDO 在不同工藝角下的輸出電壓溫度漂移。從圖中結果可以看到，當溫度從25 ℃～175 ℃變化時，輸出電壓在wp 工藝角下從5.01 V 變化到4.93 V，因此輸出電壓的變化率為1.6%，輸出電壓的溫度系數約為108 ppm/℃，可滿足本文設計對輸出電壓精度的要求。

圖9 不同工藝角下的輸出電壓溫度漂移

在空載條件下，輸入電壓VIN在5.5 V～30 V 范圍內，溫度為-55 ℃、25 ℃和175 ℃情況下，LDO 在wp 工藝角下的線性調整率如圖10 所示。從圖中結果可以得到，在溫度為175 ℃時，線性調整率為1.95 mV/V。注意到高溫情況下誤差放大器的直流增益會發生改變，將導致LDO在不同工藝角具有不同的線性調整率。與上面類似的仿真結果表明，在tm 工藝角下，溫度為175 ℃時的線性調整率為0.64 mV/V；在ws 工藝角下，溫度為175 ℃時的線性調整率為2.18 mV/V。

圖10 wp 工藝角下的線性調整率

在輸入電壓VIN=7.4 V，負載電流從0 mA 變化到200 mA時，溫度為-55 ℃、25 ℃和175 ℃情況下，在典型工藝角tm 下LDO 的負載調整率如圖11 所示。從圖中結果可以得到，在溫度為25 ℃時，負載調整率為46 μV/mA。相應地，在輸入電壓VIN=30 V，溫度在175 ℃時，由于晶體管的泄漏電流增大導致誤差放大器的直流增益下降，輸出電壓的變化也增大，與上面類似的仿真結果表明，這時的負載調整率為164 μV/mA。

圖11 輸入電壓為7.4 V 時的負載調整率

表1 是本文設計的LDO 芯片與其他同類LDO 芯片的主要技術指標對比。可以看到，本文設計的LDO 芯片比文獻[4]具有更高的輸出電流，比文獻[5]、[6]具有更寬的輸入電壓范圍，并可在更高的電壓下穩定工作。同時，本文設計的LDO 芯片，其工作溫度范圍也具有明顯的優勢，不僅工作溫度范圍比文獻[4-6]的結果更寬，并且可以在高達175 ℃的溫度下正常工作。因此，本文設計的LDO 芯片的主要技術指標可滿足實際應用的要求。

表1 LDO 芯片的系統指標及其對比

6 結論

本文設計了一款基于0.35 μm CMOS 工藝的高溫高壓LDO 芯片，其最小的線性調整率和負載調整率分別為2.18 mV/V和46 μV/mA，芯片 面積為2.822 3 mm2。使用Cadence spectre 工具對所研制的LDO 芯片進行仿真驗證，結果表明該LDO 芯片能工作在-55 ℃～175 ℃的環境中，輸入電壓范圍在5.5 V～30 V，其輸出最大電流為200 mA，并可以穩定地輸出5 V 電壓，且輸出電壓誤差不超過5%。因此，可適用于汽車、宇航空間和井下系統等惡劣環境中的嵌入式電子產品。