列車RS-485總線組網應用的可靠性設計分析

侯春陽

（中車株洲電力機車研究所有限公司，湖南 株洲 412001）

0 引言

RS-485總線具有噪聲抑制能力強、傳輸速率高、傳輸距離遠、共模范圍寬及簡便易用等諸多優點，因此在列車控制系統中有著極為廣泛的應用。運用RS-485總線進行組網時，由于網絡節點和拓撲結構的不同，需要根據實際應用情況采取不同的措施以提高RS-485電路的信號質量，并提供可靠的保護機制。特別要考慮在運行環境惡劣、節點數多、分布距離遠、電磁干擾大等不利因素的影響下，如何保證列車運行過程中通信的可靠性。本文重點從總線故障保護和瞬態防護等方面進行了電路的可靠性設計并加以分析和計算，最后通過試驗和仿真進行了驗證。

1 列車RS-485組網情況概述

列車通信網絡多個節點以菊花鏈方式進行組網，通常采用半雙工的模式進行通信，一般需要在RS-485網絡的2個端節點各安裝1個終端匹配電阻。然而進行單板設計時需要根據組網情況的不同，考慮串接電阻、終端匹配和偏置電阻的添加方式和計算方法。

RS-485總線的數據采用差分信號傳輸，這樣不僅能提升信號的完整性，還能提高信號的抗干擾能力。RS-485標準規定了電氣性能參數，差分電壓的范圍不小于200 mV。組網設計時需要考慮預留有一定的閾量，確保信號經過線纜和連接器后即使發生衰減也能在正常范圍內。RS485總線能支持的節點個數和收發器的輸入阻抗相關，標準要求接口的輸入阻抗大于12 kΩ，對應節點個數最多為32個。不同的收發器能支持的傳輸速率不同，最高速率可以達10 Mbps。組網應用中傳輸線的長度與信號的速率成反比，同時傳輸速率還會受到光電耦合器的影響[1-3]。因此實際的信號傳輸速率可能會降低，組網設計選擇收發器時需要保留一定閾量。

2 RS-485總線防護設計

列車控制系統在實際應用中經常會存在高頻瞬態干擾，為了有效地保護信號不受其影響，需要增加一些ESD防護設計。圖2為半雙工通信方式下的RS-485接口電路框圖，電路中的TVS管能夠避免惡劣環境下雷擊和靜電等干擾產生的高壓損壞RS-485收發器。通常在差分線上增加串聯電阻R1和R2，可以吸收尖峰電壓剩余的能量。正負線上分別增加上拉電阻R3和下拉電阻R4，可以起到故障保護的作用，提升通信的可靠性[4]。連接于正負線之間的電阻RT是終端匹配電阻，可以有效地減小信號的反射和噪聲。

圖1 RS-485接口電路框圖

2.1 故障保護電路設計

故障保護是指總線在沒有信號輸入的情況下接收器具有呈現穩定狀態的能力。有3種情況可能引起網絡的故障[5]：1）開路。由于線路的暫停或者是收發器從總線上斷開而造成的。2）短路。由于兩對差分線之間的絕緣失敗而造成的。3）空閑。當網絡上沒有任何一個驅動器工作時為空閑狀態。

為解決這一問題，則需采取措施使總線空閑時接收器仍能檢測到有效的高電平。雖然現在有些芯片已經內置了這一防護功能，但通常裕量有限，為確保系統的可靠性，須在總線上加裝偏置電阻。實際應用中，由于上下拉電阻添加的位置、個數及大小不對，出現多節點通信不正常的情況。本文針對電路的等效模型進行分析和計算，分情況討論不同應用情況下偏置電阻的添加方式。

RS-485網絡的等效電路模型如圖2所示，其中RT1、RFS和RIN分別代表終端電阻、偏置電阻和網絡所有節點的等效輸入阻抗。

圖2 RS-485網絡等效電路

RS-485標準規定了最大的共模負載（即最小的共模輸入阻抗）是375 Ω，當網絡有32個節點時，輸入阻抗的值是12000÷32=375 Ω,所以RFS和RIN的并聯值是375 Ω。在正常情況下，驅動器輸出可看成2個偏置電阻串聯后和終端并聯。因此為了線路的阻抗匹配，它們的值必須和Z0相等，即

實際應用中偏置電阻可以放在網絡的任何位置或分別放到網絡中的多處節點。系統中，所有偏置電阻并聯后的總阻抗必須等于或小于計算出的偏置要求值。

假如網絡中有32個節點，并且在網絡的兩端都加入偏置電阻，則網絡的等效電路如圖3所示。

圖3 RS-485網絡等效電路

考慮到總線5%的噪聲容限，通常將空閑狀態的電平取250 mV，因此選用1.2 kΩ的偏置電阻。假如網絡中有N個節點，并且在網絡的每個都加入偏置電阻，則按每個節點添加偏置電阻可估算為722N Ω。

2.2 瞬態防護電路設計

在實際應用環境中常常會存在靜電泄放(ESD)、電快速脈沖群(EFT)及浪涌(surge)3種瞬態干擾。為改善電磁兼容性能并能使產品通過測試，需為電路設計足夠的瞬態防護能力。通常我們采用TVS管加串接小電阻的方式進行RS-485接口電路的瞬態防護[6]。

TVS管具有極快的響應時間和高達幾千伏的瞬態電壓防護能力，非常適合于RS-485多點網絡的每個節點中，并且不會降低信號速率。串接電阻則用于消除TVS管鉗位后的剩余能量，但它同時也會影響信號的傳輸速率及驅動器的差分輸出電壓。組網應用中有時會發生由于該串接小電阻的分壓作用，輸出的差分電壓會有所下降，引起輸出電壓的范圍不符合標準的規定，進而和第三方設備無法進行通信。可通過計算來分析串接電阻對差分輸出電壓的影響，從而選擇合適的阻值。圖4所示為點對點通信狀態下通信線路的等效電路模型。

圖4 RS-485點對點通信等效電路

Vdiff.out為發送器的差分輸出電壓，Vdiff.in為接收節點的差分輸入電壓，V1和V2分別為單端信號的電壓，VT為發送器過電阻后的差分輸出信號電壓。RT1、RT2為2個終端電阻（120 Ω），R1、R2、R3、R4為電路中的4個串聯電阻，RIN是接收節點的共模輸入阻抗。RT1=RT2=RT，R1=R2=R3=R4=R。

由于RIN=12000 Ω ，IIN可以忽略不計，電路可以簡化，如圖5所示。

圖5 簡化的等效電路模型

由式（13）可以看出，VT的大小和串接電阻、偏置電阻及終端有關，隨著串接電阻的增加而減小，隨著偏置電阻的減小而增大。因此在組網設計和故障查詢時，如果發現信號不滿足標準范圍，需要綜合考慮串接電阻、偏置電阻及終端3個要素進行整改。

3 RS-485通信試驗及仿真

3.1 RS-485通信測試

為了進一步驗證理論分析的正確性和可行性，以2個通信單板為例，進行兩路RS-485電路的相互收發通信試驗。此通信單板的RS485電路中采用120 Ω的終端電阻、1.2 kΩ的偏置電阻。試驗中設置通信的波特率為115 200 bps。

首先對空閑狀態下RS-485電路的差分輸出電壓進行測試。如圖6（a）所示，未加偏置電阻時AB線的差分電壓為-120 mV。如圖6（b）所示，增加了上拉電阻后的AB線的差分電壓為242 mV。由此可見，未加上拉電阻前的輸出電壓處于不定態，通過添加上拉電阻使輸出維持在大于200 mV的范圍內，從而增加網絡抵抗噪聲的能力。

圖6 RS-485電路空閑狀態差分輸出波形

接著通過在電路中添加不同阻值的串聯電阻，測量輸出電壓，如表1所示。

由表1的內容可以看出，輸出電壓的理論值和實際測量值是一致的，當選擇33 Ω的電阻時VT的低電平小于1.5 V，從而會引起網絡潛在的故障。當電阻值減小時，輸出電壓上升，因此選擇小于10 Ω的電阻可以實現可靠的通信，避免偶發的通信故障。

表1 不同串接電阻下的輸出電壓VT

3.2 RS-485通信仿真

本例中采用Cadence的PSpice仿真工具對RS-485電路進行通信仿真，仿真主要為了驗證在不同節點和不同線纜長度的情況下通信波形的時域參數能否滿足RS-485通信標準，比如高低電平、上升沿和下降沿時間等。PSpice作為業界知名的仿真工具，在原理圖功能仿真方面除了具有直流分析、交流分析和瞬態分析等基本分析功能之外，還具有參數掃描、溫度掃描、蒙特卡洛和最壞情況分析。本仿真中主要用到了瞬態分析和參數掃描仿真。

點對點情況下仿真電路設置5個參數，分別為R、Rcable、Lcable、Ct和pw，分別對應輸出電阻、線纜等效電阻、線纜等效電感、線纜等效電容和輸入波形占空比。設置輸入信號為1 MHz，50%占空比，1 ns上升沿和下降沿的方波。設置參數為R=10、Rcable=0.1、Lcable=1 nH、Ct=3 pF仿真結果如圖7所示。

圖7 點對點通信仿真波形

為了驗證電路容性負載對電路的影響，下面對線纜等效電容進行參數掃描仿真。參數掃描設置如圖8所示，將電容從100～1000 pF進行線性變化。

圖8 電容參數設置

從圖9的仿真結果可以看出，線纜等效電容對波形的邊沿有比較明顯的影響，尤其是當電容值越來越大的時候，邊沿會越來越緩慢。可見電路的容性負載過大會導致信號的上升下降時間增大，進而導致通信異常，當節點增多時影響更為明顯。因此進行RS485總線組網時，應該注意線纜的分布電容，盡量選用分布電容較小的線纜進行組網。考慮到多節點應用需要增加許多TVS管進行瞬態防護，因此選擇TVS 的時候需要考慮結電容的影響。

圖9 線纜電容參數仿真

4 結語

本文重點討論了組網應用過程中RS-485電路的設計要點。詳細討論了不同組網情況下故障保護和瞬態防護電路的設計，針對不同節點個數情況下偏置電阻和串接電阻的阻值進行理論計算。通過RS-485電路互聯試驗及仿真驗證了理論分析的正確性。根據以上的分析結論，可以指導應用于列車的多節點的RS-485電路的組網和布線設計，排查和消除通信故障，實現準確可靠的數據傳輸。