基于ZYNQ的機載SAR實時回波仿真研究

趙文達，韓 松

(1.中國科學院空天信息創新研究院，北京 100094；2.中國科學院大學，北京 100049；3.中國科學院電子學研究所，北京 100190)

1 引言

合成孔徑雷達(Synthetic Aperture Radar，SAR)是一種全天時、全天候的主動式微波遙感成像雷達，與傳統光學成像技術相比具有穿透云、霧、雨的能力以及不依賴光源等優點，在地形圖像生成，目標檢測識別與分類等領域用途廣泛[2]。在實驗室條件下為了優化機載合成孔徑雷達的設計步驟、降低硬件設計成本、簡化系統的設計難度，通常是模擬機載合成孔徑雷達真實的工作環境，將仿真器與待測雷達組成一個完整的環路，利用半實物仿真測試(Hardware-In-Loop Simulation，HILS)的方法來驗證成像雷達是否達到設計要求。

針對機載合成孔徑雷達的仿真，文獻[1]對SAR回波信號仿真的電磁散射理論與計算機軟件實現方法進行了原理性闡述。文獻[4]對比分析了目前若干成熟的回波仿真算法，比較典型的有距離時域脈沖相干方法(Range-Time Pulse Coherence，RTPC)，距離頻域脈沖相干方法(Range-Frequency Pulse Coherence，RFPC)以及二維快速傅里葉變換方法(Two-Dimension Fast Fourier Transform，2D-FFT)。

關于回波仿真算法實現的硬件平臺，現場可編程門陣列(Field Programmable Gate Array，FPGA)通過硬件描述語言綜合生成相應的寄存器級電路，可快速重配置于需要并行處理與硬件加速的應用。文獻[3]提出了一種高層次綜合的方法，將FPGA的硬件加速應用到SAR回波仿真。ARM(Advanced RISC Machine)是運行精簡指令集的微控制器芯片，通常作為嵌入式微處理器應用于便攜式設備中并提供軟核與硬核解決方案。本文算法落地平臺采用賽靈思推出ZYNQ異構SoC FPGA芯片，結合了兩種集成電路的優勢，并且通過基于AMBA協議的AXI總線實現PS-PL(Process System-Programmable Logic)之間的高效互聯。

針對上述回波仿真算法與硬件實現中存在的軟件與數字信號處理銜接實時性差的問題，本文從高性能回波仿真算法實現以及時域和頻域仿真技術兩方面進行研究，彌補SAR實時回波仿真器研制中的不足。基于以上分析，本文的設計針對實際機載合成孔徑雷達的仿真需求，在對多種回波仿真算法深入研究的基礎上進行優化，結合ZYNQ異構平臺的特點設計具有較高工作效率的回波仿真器，并得到回波仿真器的相應實驗結果，最后對機載SAR回波仿真器地實驗結果進行了進一步的分析與論證。

2 回波仿真算法

2.1 回波仿真算法與優化

合成孔徑雷達通過載荷平臺與目標之間的相對運動，完成對目標區域的掃描，沿方位向接收目標反射的回波信號，由后端設備進行數據存儲及處理，成像處理器通過對距離向脈沖壓縮和方位向匹配濾波二維處理以及距離徙動校正后可以獲得高分辨率圖像[1]。

合成孔徑雷達接收與發送信號均為線性調頻信號，所接收信號可表示為

(1)

其中，A0為表示幅度調制的復常量，x表示距離向位置，y表示方位向位置，yc為波束中心偏離位置，f0為雷達中心頻率，Kr為距離向線性調頻率，R表示雷達與目標之間的斜距，wr與wa分別表示距離向與方位向的包絡。由式(1)可以看出，SAR回波信號仿真中有兩個關鍵點：一是方位向回波信號要保持滿足多普勒相位函數的相參關系，二是由于距離徙動導致方位向回波信號要沿距離向發生偏移。由此所對應的即是合成孔徑雷達仿真技術的頻域仿真與時域仿真。

從算法流程層面上分析，RTPC算法符合真實合成孔徑雷達的工作方式，RFPC算法從一維頻域的角度對回波信號進行疊加，但二者實現效率不高；2D-FFT算法從卷積角度將點目標沖激響應與整個二維后向散射系數矩陣進行處理，如式(2)，無論是在算法效率還是存儲優化上均有較大提升，本文針對二維面目標回波仿真算法，給出了通過快速傅里葉變換改進的算法。

s(x，y)=g(x，y)?h(x，y)+n(x，y)

(2)

其中，s(x，y)為目標模型基帶信號數據，g(x，y)為后向散射系數矩陣，h(x，y)為單位幅度點目標沖激響應，n(x，y)為噪聲矩陣。

通過快速傅里葉變換，將時域卷積變換至頻域相乘，表示為如下形式。

s2dfft=IFFT(FFT2(g(x，y))·FFT2(h(x，y)))+n(x，y)

(3)

式中采用的二維傅里葉正變換可以表示為

(4)

相應的，二維傅里葉變換的逆變換可以表示為

(5)

關于本文所采用的2D-FFT回波仿真算法，其流程如下所述。

算法1：2D-FFT

1)初始化雷達參數與環境參數；

2)加載目標區域的后向散射系數矩陣；

3)計算得到單位幅值點目標沖激響應；

4)后向散射系數矩陣與點目標沖激響應卷積；

5)計算并處理基帶回波數據。

2.2 回波仿真算法性能對比

經過8次不同目標復雜度，復雜度依次提升的算法測試，得到圖1所示為三種算法在目標仿真中的性能對比，圖2(a)得出隨著目標模型復雜度提升，RTPC算法耗時顯著，其它兩類基于頻域的算法耗時維持穩定；圖2(b)表示在該趨勢下，2D-FFT算法的應對多種復雜模型的能力要優于其它兩類算法。得出改進的2D-FFT算法無論在時間消耗還是對目標模型的適應性上都有明顯優勢。

圖1 機載SAR信號獲取示意圖

圖2 回波仿真算法性能比較

回波仿真算法是目標模型的實現方法以及后端數字信號處理的入口，其高效性和銜接程度影響著回波仿真器整體的實現性能。機載合成孔徑雷達回波仿真中的關鍵問題可以劃分為算法與流程兩個層面分別加以解決。首先，算法上應保證回波信號的真實性與有效性以及回波信息存儲的高效性；流程上保證回波仿真信號的實時性和嚴格的時序特性，保證產生的信號可以與待測雷達建立同步，在保證相參的條件下以較高的速率傳輸回波仿真數據。

3 機載SAR回波仿真方法

SAR回波信號仿真中，頻域仿真方法用于計算回波信號的相位信息，時域仿真方法控制距離向回波的延時時間和脈沖寬度，從而在整個二維信號平面上呈現距離彎曲現象。

3.1 合成孔徑雷達頻域仿真技術

隨著高性能數字集成電路的發展，直接數字頻率合成(Direct Digital Synthesis，DDS)為頻率合成的首選方案，其原理如圖3所示。在文獻[2]中，Sunderland，Nicholas等學者都提出了針對上述存儲結構的優化方法，通常是對ROM存儲的波表結構進行壓縮，這解決了基于ROM DDS設計中的存儲部分問題，證明了在具有大存儲容量的通用計算機中基于ROM的DDS的可行性。在某些場景中考慮到數據結構的特點，特別是在大場景的機載SAR面目標回波仿真中，可以對信號的相位信息進行進一步壓縮?？紤]到傳統的硬件往往難以兼顧大容量存儲與實時仿真。根據合成孔徑雷達回波信號的特點，對傳統的ROM結構進行優化，來實現較高的壓縮比。

圖3 直接數字頻率合成原理

機載SAR雷達回波信號表示為如下形式：

s(x，y)=A0·wr(x)·wa(y)·θ(x，y)

(6)

其中，A0代表回波幅度調制，wr(τ)與wa(η)分別為回波信號在距離向與方位向的范圍，而表征回波相位信息的為θ(τ，η)，對其展開可得

θ(x，y)=exp(jπKr(x-tau(y))2-j2πf0·tau(y))

=cos(πKr(x-tau(y))2)·cos(2πf0·tau(y))+

sin(πKr(x-tau(y))2)·sin(2πf0·tau(y))+

j·sin(2πf0·tau(y))

(7)

令A=πKr(x-tau(y))2，B=2πf0·tau(y)，最終相位信息的存儲可以表示為

θ(x，y)=cosA·cosB+sinA·sinB+j·sinB

(8)

由以上分析可知，針對特定的仿真場景，例如單點目標的回波仿真或復雜面目標回波場景，對回波信號的相位信息進行壓縮存儲與處理。除此之外，隨著測試需求的不斷豐富，機載SAR回波信號仿真器也應具有多模式工作的能力，本文進一步對傳統的基于DDS的方法進行優化。

高速乘法器與大存儲量通用處理器的廣泛應用緩和了資源與速度的矛盾，在需要嚴格相參的高速信號處理場合，坐標旋轉數字計算(COordinate Rotation DIgital Computation，CORDIC)算法為FPGA中應用的首選。CORDIC算法通過2的冪指數作為偽旋轉角度，經過有限次迭代來實現所需精度的相位分辨率，其數值計算原理如式(8)所示。CORDIC算法可以基于圓坐標系、線性坐標系以及雙曲坐標系，工作于旋轉模式或向量模式下

(9)

通過計算z得到循環誤差，進而迭代計算x，y來不斷提高運算結果的精度。

zi+1=zi-di·arctan(2-i)

(10)

xi+1=xi-yi·di·2-i

(11)

yi+1=yi+xi·di·2-i

(12)

當N取足夠大的數值時，即zN=0時，得到最終的計算結果。

xN=AN·(x0·cos(z0)-y0·sin(z0))

(13)

yN=AN·(y0·cos(z0)+x0·sin(z0))

(14)

其中，可以預先計算出幅度因子，作為校正，如下式。

(15)

CORDIC算法的另一個優勢在于硬件電路實現，根據迭代方程組(8)可知，計算量主要集中在已知次數的相乘計算，乘數因子被量化為2的冪次，因此在可編程邏輯器件中通過移位器和加法器即可組成工作在流水線模式下的硬件電路，這一類以高速時鐘驅動的邏輯電路計算效率高于通用處理器，具體實現形式則如圖4所示。

圖4 坐標旋轉數字計算的硬件實現形式

坐標旋轉數字計算的算法流程如下所示。

算法2：CORDIC

1)確定旋轉方向di

2)根據(3)式1，2進行迭代計算

3)根據(3)式4追蹤累加的旋轉角度

4)計算伸縮因子Kn

5)將輸出x(n)，y(n)與伸縮相乘

6)輸出超越函數值sine/cosine

3.2 合成孔徑雷達時域仿真技術

回波的時域仿真技術要求對仿真回波的起止時刻和脈沖寬度進行精確的控制。本文通過有限狀態機(Finite State Machine，FSM)的方法，結合計數器IP對回波信號的延時和脈沖寬度進行控制，原理框圖、綜合電路以及時序特性如圖5所示，可以由時序圖驗證邏輯電路響應雷達同步脈沖，實現了對仿真回波的時域控制。

圖5 時域仿真狀態轉移圖，電路以及時序圖

在仿真中，通過雷達脈沖同步信號PRF觸發，狀態機根據延時數據和脈沖寬度數據對雷達輸出信號進行控制，具體流程如下所示。

算法3：時域延時與脈寬控制Delay-width_Control

1)監聽雷達同步觸發脈沖 PRF，上升沿執行下一步

2)監聽延時值

如果延時值為零，延時計數置為零

否則延時計數為延時值

3)進入延時計數器，計數值依時鐘周期遞減歸零

延時結束，生成脈沖起始標志

4)監聽脈寬數據

如果脈寬為零，進入異常狀態處理

否則脈寬計數為脈寬值

5)進入脈寬計數器，計數值依時鐘周期遞減歸零

脈寬結束，生成脈沖結束標志

4 回波仿真器設計與分析

4.1 硬件實現平臺

本文的仿真平臺設計使用CPU(ARM)和現場可編程門陣列(FPGA)結合的ZYNQ片上系統，簡化了回波仿真器的系統級設計。ZYNQ-7000提供AXI接口和總線類型，分別為高性能和帶寬的標準接口AXI_HP，用以處理DMA類不帶緩存AXI外設的加速器一致性接口AXI_ACP以及通用接口AXI_GP。AXI接口總線類型可分為面向高性能地址映射通信的AXI4，在AXI4基礎上對占用資源進行精簡的AXI4-Lite與面向高速數據流傳輸的AXI4-Stream。合成孔徑雷達回波仿真器設計中所采用的芯片為XC7Z010-1CLG400，其具有雙核ARM Cortex-A9 MPCoreTM處理器(Processing System，PS)以及28nm Artix-7架構的FPGA(Programmable Logic，PL)，處理器部分最高頻率為866MHz，PL部分包含28K可編程邏輯單元、17600查找表、35200觸發器以及2.1Mb BRAM和80個DSP處理塊。

圖6 ZYNQ片內架構與AXI互聯

4.2 腳本CORDIC仿真方法

傳統的帶有數字信號處理能力的回波仿真器大多數是基于ROM的DDS方法，消耗仿真器的大量存儲，尤其是在復雜場景SAR目標仿真中。

為解決此問題，本文提出了基于腳本坐標旋轉數字計算(Script-CORDIC)的回波仿真方法來清晰地規劃回波仿真算法與流程之間的關系。

對于回波仿真器的算法設計部分，通過Matlab生成腳本，在回波仿真器設計中將其存儲在ARM端的DDR，減少對邏輯存儲資源的消耗; 對于回波仿真器的流程設計部分，首先通過PS部分DDR存儲的回波相位信息經過AXI DMA發送至PL端，由PL部分的CORDIC DDS IP核實時計算回波信號的頻域信息，并通過時域仿真IP控制數據接收的起始。

通過上述基于腳本的回波仿真方法，進一步使算法部分的設計適應于多模式SAR目標回波仿真要求，流程部分適應于實時回波仿真的要求，工作流程如圖7所示。

圖7 回波仿真工作流程

回波仿真器流程算法如下所示。

流程：回波仿真器程序

1)Matlab/SystemGenerator/ModelComposer

加載目標模型

選擇回波仿真算法 RTPC/RFPC/2D-FFT

生成回波相位數據腳本

得出仿真時間、腳本大小信息

2)啟動Xilinx SDK，進入Debug模式

主程序中調用腳本

通過AXI接口，以DMA方式將數據發送至PL IP

3)進入Vivado

檢查時域控制IP

檢查頻域CORDIC IP

通過D/A數據轉換，有D/A接口輸出仿真信號

4)回到步驟1.1，重新加載目標模型

回到步驟1.2，重新選擇回波仿真算法

回波仿真器的硬件設計在ZYNQ-7010CLG400實驗板上，通過AD/DA模塊實現，D/A模塊主芯片采用ADI AD9708，A/D模塊主芯片采用ADI AD9280；軟件設計則是使用Matlab、Vivado等集成設計工具進行開發?；夭ǚ抡嫫鞯墓ぷ髁鞒淌墙浻赡_本生成器產生仿真目標的數據，在ZYNQ PS端加載腳本并對PL端進行初始化，將仿真數據通過AXI DMA以及AXI FIFO發送至CORDIC DDS IP，并通過DA轉換得到目標的仿真回波，如圖8所示。

圖8 回波仿真器整體設計

由Vivado的原理圖設計得到回波仿真器的整體圖，以IP核互聯的方法搭建回波仿真器ZYNQ處理器核、DMA傳輸核、A/D采樣數據轉換核、D/A轉換數據處理核、復位以及時鐘核等，并引出8位A/D采樣數據接口和8位D/A數據傳輸接口。

圖9 回波仿真器FPGA電路原理圖

5 實驗結果及分析

機載SAR回波仿真器的實驗平臺基于ZYNQ XC7Z010，數字后端連接DA模塊。

仿真器數模轉換接口通過BNC連接線至示波器，得到基于2D-FFT算法的SAR回波信號的實驗結果。

圖10 回波仿真信號DA轉換示波器波形(取s(:，180))

同時，在ZYNQ FPGA的邏輯部分可以對Matlab生成的仿真回波數據進行預先處理與查看，如下圖所示。

圖11 ZYNQPL部分回波仿真圖

進一步，結合實驗的結果首先對目標回波仿真結果進行分析。如下圖所示，點目標回波經過距離-多普勒算法成像，驗證了其作為卷積核的正確性。

圖12 單點目標成像測試

實際生成的面目標回波按距離向排列成相位不斷變化的線性調頻信號，每個信號之間的時延模擬了實際接收情形，符合SAR信號接收的距離彎曲等式。

圖13 距離向回波仿真信號(取s(:，160))

實驗中定義了預設為十字狀的面目標，經過2D-FFT算法得到仿真信號，然后經過距離多普勒成像進行驗證。

圖14 面目標回波仿真信號幅度圖(a)及RD成像算法驗證(b)

通過對實驗結果的分析，可知在上述面目標仿真模型下采用傳統DDS方法將會消耗5MB左右FPGA片內BRAM存儲，遠遠超過ZYNQ PL部分所能負荷的2.1Mb。而DDR端可以靈活讀寫的內存大小為2Gb，可以容納復雜仿真回波模型，同時降低芯片功耗。

6 結論

為提高機載SAR回波仿真器的實時性能和復雜模型的加載能力，設計了基于ZYNQ的機載SAR回波仿真器，并提出了回波仿真器中由腳本加載模型的方法，以及回波仿真在頻域和時域中仿真技術的實現。第一種方法針對回波仿真算法，以優化二維快速傅里葉變換為基礎來計算雷達仿真回波；第二種方法針對回波仿真器本身工作特點，通過腳本CORDIC的觀點來平衡PS與PL的工作負荷，充分發揮了異構平臺在回波仿真應用中的優勢。對比仿真與FPGA硬件平臺實驗結果，表明回波仿真器具有實時產生高質量機載SAR回波信號的能力。