基于FPGA的相控陣天線波束控制算法優化研究

高 嵩，胥劍濤

(成都理工大學 信息科學與技術學院(網絡安全學院、牛津布魯克斯學院)，四川 成都 610059)

0 引言

相控陣天線是相控陣雷達的重要組成部分，其天線陣面上排列著許多天線陣元[1]。每一個天線陣元后都配置有移相器來改變陣元通道間的相位關系。在波束控制(下稱“波控”)系統的控制下，改變天線陣元通道之間的幅度和相位關系可以快速地改變天線波束的形狀以及波束的指向[2]，波控系統的優良與否是衡量相控陣性能的重要標準之一[3-4]。

對于要求安全快速布相的產品來說，能夠快速并行運算的FPGA 芯片是設計波控系統最好的選擇[5]。但FPGA 存在難以實現浮點運算的問題[6]，對于波控算法中三角函數的計算很不方便，現FPGA 實現波控算法的方式通常有兩種：一是通過調用IP core CORDIC 計算的方法；二是通過查表的方法。以上兩種方法中，方法一在FPGA中實現比較困難，在調用CORDIC 運算前，需要先將輸入角度轉換為16 bit 量化的相位值，且相位值需滿足θ∈[-π，π]，并且輸出值的小數也難以直接代入公式計算，這種方法不僅浪費資源而且耗時長。而單一的查表法雖然結構簡單，工作穩定，波束形成快速，但如若陣元數目過多或指向角精度要求過高，需要存儲的碼值太多，數據量太大，也難以實現在大型陣列高指向精度的場合[7]。張延曹等人使用直接查表法實現了對16 通道相控陣天線系統的控制[8]。但單一的查表法只對這種陣元數目少，指向精度不高的場合適用[9]。隨后郭立俊提出了一種查表法與實時計算相結合的方法，這種方法雖然規避了FPGA 難以實現浮點運算的缺陷，但在設計中生成了多個ROM 表，增加了FPGA 資源占用率的同時也增加了系統功耗。航空航天產品對設備功耗要求很嚴格，增加設備的功耗等于降低了設備有效作戰時間[10]。

因此本文以8×8 矩形相控陣天線為控制對象，提出一種查表與FPGA 計算相結合的優化型算法。由于三角函數的計算對FPGA 來說比較困難，因此有針對性地在MATLAB中生成方向角和俯仰角的三角函數樣本，并在FPGA 算法設計中利用三角函數的誘導公式，減少了ROM 表數量的同時也縮減了儲存空間。系統工作時，FPGA 所需要做的僅僅是根據上位機信號查表取數據做有限的運算，這種優化型方法更節約資源，速度快而且誤差也相對小。

1 波束掃描原理

根據陣列天線理論，相鄰兩個陣元之間接收的信號存在由于路程差引起的相位差[11]：

式中：d 為兩個天線陣元之間的距離；λ 為信號的波長，θ 為波束方向與兩個天線陣元垂直平面之間的夾角[12]。反之，只需要改變陣內相鄰陣元之間的相位差φ，就可以改變波束的最大指向角θ，即實現天線的波束掃描[13]。

矩形相控陣天線陣面坐標如圖1 所示，陣面位于xoy平面，以方向角和俯仰角來表示目標所在的方向，其中θ 為俯仰角，范圍為0°～90°，φ 為方向角，范圍為0°～360°。

圖1 相控陣天線陣面坐標圖

圖2 為坐標的xoy 平面，矩形天線陣面由M×N 個天線陣元組成，dx和dy分別是x 方向和y 方向的天線陣元間距。

圖2 天線xoy 平面圖

陣列天線中，相鄰兩陣元間的x 軸方向和y 軸方向的相位差分別為β′和α′[8]。以(m′，n′)陣元為參考陣元時，(m，n)陣元相對于參考陣元的移相碼可由式(2)計算[14]：

其中：m=1，2，…，M-1；n=1，2，…，N-1。

其中λ=c/f，c 為 光速，f 為頻率。

2 算法實現

圖3 為8×8 矩形相控陣天線的xoy 平面圖。

圖3 8×8 矩形天線陣面圖

以8×8 矩形相控陣天線為控制對象，簡要分析波控算法的計算過程。以左下角點O 為坐標原點，以原點(0，0)作為式(2)的(m′，n′)，其余通道陣元的移相碼都相對于O 點進行運算，可知：原點天線陣元O(0，0)=0·β′+0·α′；則天線陣元A(2，0)=2·β′+0·α′；B(0，2)=0·β′+2·α′；C(2，2)=2·β′+2·α′；顯然：C(2，2)=A(2，0)+B(0，2)。

在計算整個陣列時，帶有三角函數的β′和α′可以通過查表和運算得到，FPGA 只需要簡單地計算出x 軸和y 軸上面的陣元移相碼，其余陣元均可通過對應點相加得到。

2.1 樣本生成和算法優化

根據天線陣面要求，對樣本生成和FPGA 算法進行了設計優化。在樣本生成前，分析式(3)、式(4)中含有2π可知其計算結果為弧度值，而要求的移相碼為角度值，因此需要進行單位轉換；其次，移相角度范圍是0°～360°，而本設計采用的控制芯片為CETC13 所的NC-15359C-1418SD 和NC-15359C-1418SDM，兩支路，6 位數控移相，因此需要將360°量化為6 bit的移相碼，則1LSB=360/26=5.625°。具體單位轉化及量化過程如下：

單位轉化：由弧度轉角度公式“角度值1°=360/2π”可知，角度值公式如下[15]：

同理，

量化：由β′(量化值)=β′(角度)/1LSB，6 bit 量化值公式如下：

同理，

根據量化后的公式，MATLAB 樣本文件生成部分代碼如圖4 所示。

圖4 樣本生成MATLAB 部分代碼

以圖4 簡要介紹采用MATLAB 生成三角函數樣本的流程，俯仰角θ 以步進step 0.001 變化，為了減少FPGA計算時間和資源，將公式中的定值c、26一并乘入在樣本中，之后再將樣本值擴大并四舍五入取整生成coe 文件，并存入FPGA的ROM1中。擴大樣本值是由于FPGA實現小數乘法很困難，無論使用CORDIC 或者DSP48E計算均比較復雜，并且這兩種IP core 輸出的小數數據格式也難以直接帶入波控公式[8]。

同理把系統將輸入的方向角φ 也以步進step 0.001變化，最后也以整數的形式生成正弦值和余弦值樣本存入ROM中。但此處存在一個問題，由于方向角φ的范圍為0°～360°，若正弦值和余弦值樣本都以步進0.001 變化，ROM 表數據會達到720 000 個，若指向角精度要求更高，需要存儲的碼值將會成倍增加。

針對此問題，本文提出的優化算法部分代碼如圖5、圖6 所示。

圖5 優化算法正弦部分代碼

圖6 優化算法余弦部分代碼

通過三角函數的誘導公式可知，只需要生成第一象限的樣本值，便可以得到整個周期的三角函數值。通過優化算法可以將正弦函數樣本和余弦函數樣本的數據量都縮減為1/4 并在查表時共用一個ROM 表，減少ROM 表數量的同時數據量也從優化前的720 000 個縮減到90 000 個，減少了FPGA 芯片的LUT 和BRAM 資源占用率，降低整個波控系統的功耗。

2.2 FPGA 算法模塊邏輯設計

根據優化型算法對算法模塊進行了邏輯設計，FPGA算法模塊邏輯設計框圖如圖7 所示。

圖7 FPGA 算法模塊設計框圖

算法模塊包括mul 模塊、div 模塊、add 模塊和spi 模塊。算法模塊的輸入為從上位機接收到俯仰角、方向角以及頻率等參數。mul 模塊中調用了Block Memory Generator ROM IP core 存儲三角函數值，mul 模塊的作用在于根據角度值進行查表取值，以及做乘法運算得到β′、α′和x 軸、y 軸上的基底值。div 模塊用于接收mul 模塊處理好的基底值x_part 和y_part，為數據進行除法截位操作，還原在MATLAB中的擴大操作并進行四舍五入。add 模塊的輸入數據為x_div 和y_div，該模塊的主要功能是將還原后的基底值相加得到各個陣元通道的移相碼，在程序中例化add 模塊4 次，每一個模塊計算兩行通道的移相碼，并行計算4 個add 模塊，加快移相碼計算速度，在得到各通道移相碼后，根據數字移相器位數截位截取低6 bit 送入spi 模塊進行spi 分發。T/R 組件和波控系統之間采用spi 接口連接，波控系統為主設備，T/R 組件作為從設備，spi 模塊在程序中例化8 次，產生8 路spi 時鐘，每路spi 時鐘同時驅動4 路移相器，加快移相碼分發速度。

算法模塊具體工作流程如下：波控系統從上位機通過UART 接收到下發的俯仰角、方向角以及頻率值等參數，收到參數后系統通過查表的方式獲得方向角和俯仰角的三角函數值，根據式(3)、式(4)做乘法運算得到β′、α′，再根據式(2)分別乘上坐標值0～7 計算出陣列中x軸和y 軸上的基底值，還原在MATLAB中進行的擴大操作并進行四舍五入后，其他坐標的值可通過x、y 軸上的基底值兩兩相加得到，當所有天線陣元通道都計算完成后，根據數字移相器位數截位得到各個通道最終的移相碼，最后將移相碼通過spi 按照控制芯片順序分發給T/R組件即可實現整個天線陣面的移相控制。

3 系統仿真測試

FPGA 開發基于Vivado2016.4，利用Vivado 自帶的仿真工具Xsim 進行仿真。設定俯仰角為45°，方向角為30°，頻率值為15.5 GHz。

仿真得到分發的移相碼結果和MATLAB 計算得到的理論移相碼如圖8、圖9 所示。

圖8 Xsim 仿真結果

圖9 MATLAB 計算結果

6 bit 數據out_xy_data_end 為波控系統最終通過spi分發給各天線通道的移相碼，為了方便分析比較，命名方式設置為可與MATLAB 矩陣坐標對應。例如：Xsim中移相碼out_78_data_end 為分發給陣面坐標(6，7)的移相碼，對應MATLAB 生成的矩陣第7 行第8 列，其結果為53。通過對比，Xsim 仿真結果與MATLAB 計算結果無誤差。

圖10 為算法模塊頂層仿真圖。

圖10 算法模塊仿真圖

波控系統為移相器提供了32 個獨立的移相器控制信號(spi_data)，8 個時鐘信號(spi_clk)以及8 個鎖存信號(spi_ld)，一路spi 時鐘同時驅動控制四路移相器，節約了接口資源，加快了布相速度。如圖10 所示，在0.205 μs 時，read_ov 為高，表示系統接收完畢下發的參數；在2.325 μs時移相碼計算完成開始通過spi 分發移相碼；在6.345 μs時，spi_ld 拉低，移相碼分發完成，完成了對天線陣面各陣元的控制。將仿真結果與類似文獻對比發現[10]，本文所設計的算法模塊具有更快的移相碼計算速度以及分發速度。仿真結果證明，根據優化型算法所設計的算法模塊在保證控制準確性的同時也具有高效的計算速度和布相速度。

4 結論

波控系統是相控陣雷達重要系統之一，在規定時間內完成移相碼計算和移相碼分發，控制天線波束快速掃描是波控系統主要的功能[16]。本文運用能快速并行運算的FPGA芯片設計波控系統，加快了移相碼計算速度和布相速度，采用查表與FPGA 計算相結合的優化型波控算法，降低系統功耗的同時又解決了FPGA 難以實現浮點計算的問題。最終仿真結果證明了該方案的正確性和高效性，目前該方案已成功應用于某KU 寬帶數據鏈相控陣天線系統中。