基于SiC MOSFET/Si IGBT的670V/100kW城軌輔助逆變器的綜合比較*

姚文革，王 方，劉 陽，李偉杰，馬穎濤，劉 博

（1 北京縱橫機電科技有限公司，北京100094；2 中國鐵道科學研究院集團有限公司 機車車輛研究所，北京100081；3 北京建筑大學 機電與車輛工程學院，北京100044；4 北京建筑大學 城市軌道交通車輛服役性能保障北京市重點實驗室，北京100044；5 北京交通大學 電氣工程學院，北京100044）

應用碳化硅（SiC）和氮化鎵（GaN）等寬禁帶材料是電力電子器件未來的發展方向。其中，SiC器件與傳統Si器件相比，能夠有效提升電力電子系統的開關頻率、功率密度和能量利用效率。因此，SiC器件在諸如電動汽車（EV），光伏（PV）逆變器和軌道交通等多個領域中存在不同程度的研究與應用［1-3］。有資料顯示，2016年日本某研究團隊成功研制了一款應用SiC器件的高功率密度逆變器［4］，并對其性能表現進行了綜合評價，該逆變器的最大輸出功率為35 kW，屬于中等功率系統。由于Si C MOSFET的開關速度更快，因此其存在比Si器件更顯著的開關振蕩。針對該過程的問題，研究人員通過搭建雙脈沖測試平臺［5］，分析研究了主回路電感對該振蕩的影響，指出可以從減小激勵源和增加緩沖回路的方法，對開關振蕩進行抑制。另外，有學者在應用SiC器件的同時，通過引入Zero-Voltage-Switching（ZVS）控制策略來進一步降低功率器件在高頻開關應用場合下產生的功率損耗，從而提升逆變器系統功率密度和效率［6］。但是，在實際應用中實施該策略，需要在硬件電路內增加額外的功率開關器件，這將導致傳統逆變器硬件結構設計和EMI設計工作變得更為復雜。盡管Si C器件的工程應用還存在一些難題，但隨著SiC器件制造技術的日益成熟，其市場前景十分可觀。

首先分析了在高頻場合中，減小回路雜散電感以及降低功率器件門極電壓振蕩的方法?；诖朔椒?，文中設計了新型的SiC MOSFET逆變器樣機，并從機械結構與電氣性能兩方面，對該樣機與傳統的Si IGBT逆變器進行了對比分析。分析結果表明，相比應用Si器件的逆變器系統，應用Si C器件的新型逆變器系統在功率密度和效率性能上表現優異，更能滿足未來逆變器系統朝小型化、輕量化方向發展的技術需求。

1 減小回路雜散電感

逆變器的回路雜散電感主要由母排電感和功率器件自身電感組成。因此，為了使總雜散電感最小，可以從以下2個方面著手。

1.1 母排結構優化

直流母排結構主要有2種設計形式，即平鋪式和疊層式。兩者之間最大的區別在于疊層母排內部2個銅排之間的空間間隔很小。通常選用聚對苯二甲酸乙二醇酯（PET）等材料作為兩銅排間的絕緣，并疊壓成為一個整體。2種不同的母排結構如圖1所示。

圖1 平鋪式母排和疊層母排

疊層母排的三維模型如圖2所示，其中b為母排寬度，D為兩母排間距，h為母線厚度。將電流元分割成無限個寬度為dx的載流截面，則流過母排的電流可以表示為式（1）：

圖2 疊層母排的3D模型

根據畢奧-薩伐爾定律可得式（2）：

式中：r2=（D/2）2+x2，μ0=4π×10-7H/m。同時，外磁場的計算公式為式（3）：

在高開關頻率場合，通常因為集膚效應的影響而忽略母排內部電感，所以疊層母排的電感主要受其外電感影響，可以表示為式（4）：

另外，平鋪母排的電感計算公式與長直導線的計算公式類似，如式（5）：

式中：l為導線長度，r為導線截面半徑。

根據工程設計規格，D為4 mm，h為0.1 cm，從而分別得到疊層母排和平鋪母排雜散電感值的變化趨勢，如圖3所示。從圖中的變化趨勢可以看出，在給定的母排尺寸下，疊層母排的雜散電感遠小于平鋪母排的雜散電感。

圖3 不同長度和寬度下疊層母排和平鋪母排的雜散電感

1.2 應用去耦電容

通過優化疊層母排降低回路電感的能力是有限的。因此，采用在直流母排兩端并聯去耦電容的方法，進一步降低了雜散電感總量，實現對電壓尖峰的有效抑制。

仿真中使用了2組去耦電容（每組3個電容）來檢驗它們降低回路電感的效果如圖4所示。為了減少雜散電感，去耦電容應盡可能靠近功率器件。去耦電容并聯在疊層母排兩極的仿真結果見表1。

表1 不同設計下的回路雜散電感仿真

圖4 疊層母排的物理結構（仿真頻率=1 GHz）

根據上述分析可得，去耦電容可以吸收去耦電容與主電容之間的電感，從而降低整個回路的雜散電感。并聯的去耦電容越多，雜散電感降低的幅值越多。但隨著去耦電容數量的增加，其降低回路電感的效果會逐漸變弱?；诖?，在通過并聯去耦電容減小逆變器回路雜散電感時，應該在去耦電容的數量上綜合考慮。

2 結構設計對比

在以上分析的基礎上，文中設計了一款基于CREE公司CAS300M12BM2 SiC功率模塊的新型逆變器樣機。在該逆變器的方案中，我們采用第1節中所述的2種方法來減小逆變器系統的回路電感。

文中設計的SiC逆變器與傳統的Si逆變器的三維模型如圖5、圖6所示。Si逆變器中有12個電解電容，而新設計的SiC逆變器中只有8個薄膜電容器（2個母線電容和6個去耦電容）。電容數量的減少和電容類型的改變，降低了逆變器的總質量，同時節省了逆變器的內部空間。在文中的新型逆變器方案中，這些節省的空間用以安裝電壓和電流傳感器。這些傳感器的集成，可以使數據采集更加方便，提高了整個逆變器的空間利用率，使其成為一個更加獨立的系統，有助于在實際應用中減少逆變器與其他設備或系統之間的干擾。

圖5 SiC型逆變器三維結構設計

圖6 Si型逆變器三維模型

以上2種逆變器在結構設計上的異同見表2。

表2 機械結構設計對比

3 電氣性能對比

文中提出的SiC逆變器樣機的電路拓撲結構如圖7所示，其電路是典型的三相兩電平電壓源逆變器，控制策略是SVPWM方法。

該逆變器樣機額定直流輸入電壓為670 V，交流側的額定輸出電壓為380 V/50 Hz（線電壓）。圖7中，C1～C8為薄膜電容器，Q1～Q6為全SiC功率器件，P1～P3為相應功率模塊的控制驅動電路。V1是電壓傳感器，I1～I3是電流傳感器。

圖7 SiC逆變器樣機的電路拓撲

該逆變器樣機采用全SiC功率模塊CREE CAS300M12BM2，通過螺栓將其固定在散熱器表面，模塊的接觸面與散熱器之間涂有導熱硅脂。SiC逆變器樣機如圖8所示。

圖8 SiC逆變器樣機實物圖

3.1 回路雜散電感

根據第2節的理論分析，在直流端并聯若干具有低寄生電感的電容，可以減小主電路的電感。因此，文中選取具有較小寄生電感和質量的薄膜電容作為去耦電容。

通過雙脈沖試驗，驗證了此方法可以有效抑制主回路的雜散電感。試驗結果如圖9所示。在圖9記錄的波形中，沒有雙脈沖信號的波形，是為了保證Vds和Id的數據記錄和主電路雜散電感的計算不受其影響。圖10所示的雙脈沖波形是基于傳統Si逆變器獲得的。

圖9 不同數量去耦電容下的雙脈沖波形，V dc-bus=700 V,I d-peak=540 A

圖10 應用Si IGBT時的雙脈沖波形，V dc-bus≈700 V,I d-peak≈540 A

根據這些波形，可以計算出不同試驗條件下不同回路電感值，見表3。試驗數據的變化趨勢與表1所示的仿真結果相符。

表3 不同方案下主回路雜散電感測量值

3.2 輸出功率

文中對新設計的SiC逆變器進行了性能測試。試驗條件如下：直流輸入電壓650～700 V，開關頻率30 kHz，輸出交流電壓頻率50 Hz（經過三相濾波系統），室溫約26℃，負載可調，最高可達132 kW。此時，逆變器樣機的功率密度可達1.49 kW/dm3或3.64 kW/kg。

SiC逆變器連續運行下最大輸出能力的試驗結果如圖11所示。其中，圖11（a）為功率分析儀截圖，表明該SiC逆變器的最大輸出功率可達132 kW，圖11（b）顯示此時該SiC逆變器的效率為98.07%。

圖11 SiC逆變器樣機的最大功率輸出能力

在相近的額定負載條件下得到的交流輸出電壓和電流波形如圖12所示。圖12（a）為Si C逆變器的輸出波形，圖12（b）為Si逆變器的輸出波形。對比兩圖可以看出，雖然SiC逆變器的功率密度遠高于Si逆變器，但是新設計的SiC逆變器的額定輸出能力（100 kW）比之前的Si逆變器（106 kW）略弱。

圖12 SiC/Si逆變器的額定功率輸出能力

4 結論

文中對一種新設計的使用SiC MOSFET的三相全橋逆變器進行了較為全面的評估。在不同的細節上，將這款新樣機與之前采用Si IGBT作為功率器件的樣機進行了比較。

（1）相比于Si型逆變器，SiC型逆變器具有主回路雜散電感小、開關速度快、體積小、質量輕、器件集成度與空間利用率高等應用特點。

（2）與Si型逆變器相比，SiC型逆變器的功率密度提高明顯，但同時其額定功率輸出能力卻比比Si型逆變器要稍弱。

綜上所述，SiC MOSFET的應用使傳統逆變器系統的性能得到很多提升，但Si C器件的負載能力較Si器件仍然偏弱。從這個角度來講，SiC器件的發展與應用還需要更多深入的研究。