基于Innovus工具的IR Drop自動化修復

萬 健 ，王 碩 ，邱 歡 ，陳飛陽 ，葉 林 ，武辰飛 ，2，歐陽可青 ，2

（1.深圳市中興微電子技術有限公司 后端設計部，廣東 深圳 518055；2.移動網絡和移動多媒體技術國家重點實驗室，廣東 深圳 518055）

0 引言

在先進工藝節點下，芯片集成度極大提高，電源網絡的電阻增加和高密度的晶體管（可稱為Cell）同時翻轉會在供電線（Power nets and Ground nets，簡稱PG）上產生IR Drop[1-4]。先進工藝下，5%～10%的IR Drop 可能會引起時序問題，20%～30%的IR Drop 可能會導致功能性障礙，因此在芯片設計過程中，IR Drop的預防和優化也就顯得越來越重要。

本文中，基于Cadence 公司的自動化布局布線工具Innovus，利用IR-Aware Placement、IR-Aware PG Strape Addition 和Pegasus PG Fix Flow 這三種方法自動化修復設計的動態IR Drop，并對比分析各方法的優化效果。

1 芯片物理實現過程中的IR Drop 概述

1.1 IR Drop 定義

IR Drop 是指在集成電路中VDD 或VSS的電壓的下降或升高的現象，綜合考慮VDD 和VSS的IR Drop 為雙邊壓降（本文中的IR Drop 均指雙邊壓降）。IR Drop 過高，芯片就會出現時序問題甚至功能性障礙，使芯片徹底失效[5-6]。

動態IR Drop 是電路開關切換時電流波動引起的，更能反映芯片工作時的供電情況，所以本文主要探討動態IR Drop的優化（下文的IR Drop 均指動態IR Drop）。

1.2 傳統IR Drop 修復流程和局限

IR Drop的優化一般是在芯片物理實現后期進行，通常有三種方法：加cell padding 將cell 推開、添加穩壓二極管減小電壓波動、減小cell的驅動。但是以上方法存在如下局限：

（1）加cell padding 和穩壓二極管時，很難僅針對IR Drop 違例的區域添加，會造成面積和資源的浪費；

（2）如果整體減小設計中cell的驅動，可能會造成嚴重的時序惡化；

（3）優化效率低，迭代次數多，IR Drop 修復工作量大；

（4）沒有從補強PG 網絡方面進行對IR Drop 進行優化。

2 IR Drop的自動化修復流程設計

針對傳統IR Drop 修復方法的缺點，本文中利用IRAware Placement、IR-Aware PG Strape Addition 和Pegasus PG Fixing Flow 這三種方法在postroute 階段對模塊的動態IR Drop 進行自動化優化。

2.1 IR Drop的自動化修復流程設計

本文中利用一個在先進工藝下設計的模塊為例進行說明，Floorplan 如圖1（a）所示。模塊面積約為555 μm×925 μm，instance 數目約為130 萬，最高走線金屬層為M17，最高頻率超過1.0 GHz，Signoff 方式為SOCV（Statistical On Chip Variation）。模塊的端口分布在四周，八邊形的bump 打在M17 上，給底層邏輯供電。

圖1 實驗模塊的Floorplan 和IR Drop的自動化修復流程設計

本文中會分別利用如圖1（b）所示的三個自動化流程優化模塊的動態IR Drop，并對比分析各方法的優缺點和優化效果。

（1）IR-Aware Placement

該方法會自動調用Voltus工具（Cadence 公司的功耗分析Signoff工具）識別設計的IR Drop hotspot 區域，并將在小范圍內將這些區域的cell 推開，降低IR Drop 區域cell的密度，減小IR Drop，用到的命令主要是：

（2）IR-Aware PG Strape Addition

該方法也會自動識別設計的IR Drop hotspot 區域，設計者可根據不同區域的IR Drop 情況設置不同的PG pattern，利用命令可自動將這些PG 加在IR Drop hotspot區域，有針對性地優化IR Drop。例如，當IR Drop 大于5%時，設計多層的PG pattern 來進行優化，而IR Drop 小于5%時，設計單層的的PG pattern 來進行優化。用到的命令主要是：

其中，pattern_map 用于指定IR Drop 范圍和用于優化的PG pattern。本實驗中，當IR Drop 大于1.2%時，利用復合的PG pattern 就能在相應區域的M4、M6、M8、M11 和M13 上添加PG，優化IR Drop。

（3）Pegasus PG Fixing Flow

在Innovus 中可以調用Pegasus工具（Cadence 公司的物理驗證Signoff工具）全局地或局部地添加PG，以優化IR Drop。用到的主要命令是：

add_pg_fill -fill -working_dir ***

該方法不會自動識別IR Drop hotspot 區域，需單獨調用Voltus工具檢驗IR Drop 優化效果，添加的PG 為fill的形式，可以隨時刪除或添加，且不會造成新的DRC 違例。

2.2 IR-Aware Placement的IR Drop修復

本部分利用三次refinePlace 命令對模塊IR Drop 進行優化，動態IR Drop的閾值定為6.54%（下同）。如表1 所示，三次優化后違例的instance 數目由2 893 降為1 914，違例數目減少33.8%，最小供電電壓（Minimum Effective Instance Voltage，Min EIV） 從0.699 V 提高到0.721 V，提高3.1%，動態IR Drop 優化效果較為明顯。

表1 refinePlace 前后模塊instance 分布和比例

如圖2 所示，三次優化后，模塊在①處的IR Drop 改善比較明顯，說明該處雖然cell 密度很高，但是有推開的空間。而在Memory 上和端口處的iobuffer 區域優化效果不明顯。

圖2 refinePlace 優化前后模塊的動態IR Drop Map 圖

如圖3（a）、圖3（b）所示，從局部來看，IR Drop的優化效果也比較明顯。在第三輪優化時cell 移動的路徑如圖3（c）所示，該輪優化過程中cell 移動的平均距離為0.32 μm，最大移動距離為7.21 μm。

圖3 refinePlace 前后模塊局部的動態IR Drop Map 圖和第三輪優化時移動cell的示意圖

如圖4 所示，隨著優化次數的增多，移動的instance逐漸減少，違例instance 減少的速度變緩，且最小電壓值的增速減緩甚至有惡化的趨勢，這說明優化的力度隨著優化次數的增加而減少，第一輪的優化力度最大，移動的instance 最多，違例的instance 減少了28.6%，Min EIV增加了2.7%。

圖4 每一輪優化移動的instance 數目、最小供電電壓值和違例instance 數目的變化

如表2 所示，每一輪優化后模塊時序和DRC的變化較小，且運行時間均在100 min 左右，在可接受的范圍內。

表2 三輪refinePlace 優化前后模塊的參數對比

綜上可知，利用refinePlace 命令進行三輪優化后，違例數目減少33.8%，Min EIV 提高了3.1%，IR Drop 優化效果比較明顯，且對時序和DRC 影響較小，運行時間可控。隨著優化次數的增加，工具的優化效率逐漸降低。

2.3 IR-Aware PG Strape Addition的IR Drop修復

IR-Aware PG Strape Addition的方法利用reinforce_pg命令來優化IR Drop。如表3 所示，優化后，IR Drop 較大的instance 數目減小，違例的數目從2 893 減小到2 367，減小18%，Min EIV 從0.699 V 提高到0.716 V，提高2.4%，IR Drop 優化效果明顯。

表3 reinforce_pg 優化前后模塊instance 分布和比例

如圖5 所示，優化后，在①等高cell 密度區域和②、③等Memory 區域，IR Drop 有明顯的改善。

圖5 reinforce_pg 優化前后模塊的動態IR Drop Map 圖

表4 為工具在各金屬層添加的PG 和運行時間（僅指打PG的時間）。M4、M6 和M11 繞線資源比較豐富，添加PG 較多，而M8 和M13 等金屬層繞線資源相對緊缺，添加的PG 數目較少。總體的運行時間為724 min，優化效率相對較低。

表4 各金屬層添加的PG 條數

圖6 為M4 和M11 上添加的PG，可以看出優化前的電源條均比較短，優化時工具會充分利用剩余繞線資源添加較長的電源條，補強設計的電源網絡。但是在M11層會出現原始PG 和添加PG的重疊的情況，這個還需要后期進行流程優化。

圖6 reinforce_pg 優化后在M4 和M11 添加的PG

如圖7 所示，當添加PG的層數逐漸增加時，Min EIV也逐漸提高，違例的instance 數目減小。在M4 和M6 添加PG 時Min EIV 提高最快，這是因為這兩層PG 孔能直接打到M0 和M1 等IR Drop 較大的金屬層，給底層instance 提供更多供電點。當PG 打到了M11 和M13 等奇數層后，違例instance 減少的速率加快，這是因為高層走線電阻更小，IR Drop 也減小。

圖7 添加多層PG 時instance 違例數目和最小供電電壓的變化

如表5 所示，利用reinforce_pg 優化后，時序惡化較少。但是DRC的數目從82 條增加到了1 000 條，主要增加的違例是Short 和MinStep 等兩類。Short 類型違例主要為在M6、M8 和M11 上電源線和信號線的Short，這是由于該方法優化時會忽略信號線的繞線造成的。MinStep的違例全在M11 層，由孔未完全包住PG 線造成，該類違例可通過減小PG的長度來解。此外，優化時添加的PG 多達50 186 條，難以直接通過ecoRoute 來解DRC。

表5 reinforce_pg 優化前后模塊的時序和DRC

綜上可知，利用reinforce_pg 命令的優化可減少18%的違例instance，優化模塊的IR Drop，且對時序影響較小，但是使DRC 數量增加了13.5 倍。添加5 層PG的運行時間可達724 min，優化效率相對較低。此外，該方法能改善Memory 上的IR Drop。

2.4 Pegasus PG Fixing Flow的IR Drop修復

在Innovus 中可調用Pegasus工具全局地或局部地添加PG fill，增強設計的電源網絡，優化IR Drop。如表6所示，優化前的違例instance 數目為2 893，添加local PG fill 和global PG fill 后instance 違例數目分別為2 717 和1 518，分別減少了6%和48%，Min EIV 均從0.699 V 增加為0.708 V，但是添加global PG fill 后平均供電電壓（Average Effective Instance Voltage，Avg EIV）從0.814 V 提高到0.815 V，且IR Drop在0～2.18%范圍的instance 數目更多，可以看出添加global PG fill的優化效果更好。

表6 添加PG fill 前后模塊instance 分布

如圖8 所示，添加global PG fill 后，模塊在端口處的高cell 密度區域（如圖8（b）的區域①和③）和部分Memory上（如圖8（b）的區域②）的IR Drop 有較為明顯的改善。

圖8 添加global PG fill 優化前后模塊的動態IR Drop Map 圖

如圖9 所示，可以看出，添加global PG fill 和local PG fill 都能減小IR Drop 違例的范圍。如圖9（d）、圖9（e）所示，global PG fill 可以打得更長更密，供電效率更高，所以該類PG fill的優化效果也更好。

圖9 優化前（a）、加global PG fill（b）、加local PG fill（c）后動態IR Drop Map 圖和加global PG fill（d）和local PG fill（e）的放大圖

如表7 所示，添加PG fill 后，時序情況基本維持不變（甚至稍有改善），優化后DRC的數目沒有新增。利用6 個licence 可以在237 min 內添加4 120 962 條global PG fill，適合在postroute 階段全面修復設計的IR Drop。

表7 添加PG fill 前后模塊時序和DRC

綜上可知，添加global PG fill的方式比local PG fill的IR Drop 優化力度更大，打上的PG fill 密度更高，且兩總方法均不會使時序和DRC 惡化。此外，添加PG fill的方式能改善Memory 上的IR Drop。

3 結論

（1）利用Pegasus工具添加global PG fill的方法能使有IR Drop 違例的instance 數減少48%，且時序和DRC沒有惡化，動態IR Drop的優化效果最好。

（2）利用refinePlace 命令優化IR Drop，instance 違例數減少33.8%，對時序和DRC 影響較小，IR Drop 優化效果比較明顯。

（3）利用reinforce_pg 命令優化IR Drop，instance 違例數減少18%，對時序影響較小，但是使DRC 數量增加13.5 倍，且運行時間較長，優化效率較低。

（4）利用添加PG fill 和reinforce_pg 優化等方法可以改善端口處和Memory 上的IR Drop。