基于新型耦合器的緊耦合陣列天線研究

楊 龍 ，周文濤 ，王 娜 ，張志亞

（1.中國西南電子技術研究所，四川 成都 610036；2.西安電子科技大學 天線與微波技術國家重點實驗室，陜西 西安 710071）

0 引言

近年來，緊耦合理論被應用到超寬帶陣列天線的設計中，它通過有效利用天線單元之間的天線耦合效應來滿足陣列天線寬帶化和低剖面的要求[1-4]。緊耦合陣列天線（Tightly Coupled Array Antenna，TCA）的起源可以追溯到1965 年提出的連續電流片陣列的理想天線模型[5]。但直到2003 年學者偶然發現天線之間的強耦合效應可以用來拓寬天線帶寬[6]。從那時起，緊耦合陣列天線的研究備受關注[7-9]。為了獲得緊耦合陣列天線的寬帶性能，最初始和最重要的步驟是在兩個相鄰陣元之間設計耦合器以獲得強電容互耦。目前主要有兩種耦合器形式來實現陣元間的耦合。一種稱為交疊耦合器，它通過在基板的兩側分別印刷相鄰天線單元的兩個輻射臂，兩輻射臂彼此交疊而構成，此時陣元間的電容為平板電容[9-11]。另一種耦合器稱為交指耦合器，它是通過在基板的同一側印刷相鄰陣元的兩輻射臂并使它們的邊緣交織成手指狀而構成，此時陣元間的電容為交指電容[12-13]。在緊耦合陣列天線設計中，陣元間的電容耦合主要通過這兩種方式來實現。

本文提出了一種新型的電容耦合器，稱為阿基米德電容耦合器，來獲得陣元間的強電容耦合。同時，為進一步增加相鄰陣元間的電容耦合，耦合器設計為雙層并聯結構。最后，通過集成寬帶巴倫和介質覆層的使用，設計的緊耦合陣列天線獲得了寬阻抗帶寬和寬角掃描能力。

1 緊耦合陣列單元設計

印刷偶極子天線結構緊湊，加工容易，輻射性能穩定，因此本文選擇蝶形印刷偶極子作為緊耦合陣列天線的基本單元。陣元間采用新型電容耦合器，即阿基米德電容耦合器可以獲得陣元間強互耦，其演化過程如圖1所示。該電容耦合器以圖1（a）所示的兩根平行的傳統傳輸線為設計原型，將兩根傳輸線在平面內按阿基米德螺旋線相互纏繞，便得到了如圖1（b）所示的阿基米德電容耦合器。由傳輸線方程可知，這種形式的耦合器不僅能提供較大的電容還能提供電感分量，這樣可以更好地對天線的輸入阻抗進行調節。緊耦合陣列天線單元晶胞的結構如圖2 所示，單元晶胞由寬角匹配層、緊耦合振子和地板組成。將阿基米德電容耦合器放置在兩個相鄰的蝶形印刷偶極子的連接處，如圖2（b）所示。為了進一步增大電容，利用金屬柱將雙層印刷的電容耦合器連接以實現兩個耦合器的并聯，從而使電容增加一倍，這樣做的好處是增加耦合電容的同時可減少螺旋臂的槽寬，降低實現難度，如圖2（c）所示。

圖1 新型電容耦合器的演化過程

圖2 緊耦合陣列天線單元晶胞的基本結構

通過合理優化螺旋臂寬度、螺旋線的增長率、螺旋臂的間距等參數，可以獲得合適的電容值。

根據文獻[11]，陣列天線在E 面和H 面的輻射阻抗與dE/dH成正比，其中dE和dH分別為E面方向和H 面方向的陣元間距。當dE=dH時，如圖3（a）所示，陣元的輻射電阻接近377 Ω，則緊耦合陣列天線的輸入阻抗接近200 Ω。此時在有限的空間內，設計相應的寬帶阻抗變換網絡難度很大。通過更改dE和dH的比可以避免使用復雜的阻抗轉換網絡。當dE=dH/2 時，如圖3（b）所示，E 面陣元間距的尺寸減半，陣列的輸入阻抗減小至100 Ω。這樣，原來的方形陣元就變成了兩個小陣元，每個小陣元都有一個輻射偶極子和巴倫，然后兩個小陣元并聯，形成一個50 Ω的饋電輸入。這樣，在有效陣元的數量和陣元的尺寸保持不變的情況下，不需要額外的阻抗轉換器，避免了200 Ω到50 Ω 阻抗轉換的帶寬限制。但是，這種方法也有其不可避免的缺點，即每個單元需要兩個巴倫，從而降低了巴倫的可用尺寸，因此有必要設計一個體積小、工作帶寬寬的巴倫來保證陣列性能的實現。

圖3 不同陣元間距的單元阻抗分析圖

緊耦合陣列天線單元的設計結構如圖4 所示。蝶形偶極子印刷在垂直放置基板的同一側，基板材質為F4B，介電常數為2.65，厚度為t_pcb=0.5 mm。使用緊湊的馬春德巴倫（Marchand Balun，MB）印刷在F4B 基板的另一側，如圖4 所示。在緊耦合陣列天線的頂部增加了具有特殊介電常數的介質覆層，稱為廣角匹配層，以消除陣列天線在寬角掃描中電納的變化，從而擴展其工作帶寬。因此，在仿真模型中，選用介電常數為2.1、厚度為h_sub的Teflon 電介質，單元與厚度為h_sub的金屬底板之間采用空氣基板。廣角匹配層連接到阻抗為Z0=377 Ω的自由空間層。空氣層終止于金屬地板，相當于一條短路的傳輸線。

圖4 緊耦合陣列天線單元的結構

圖4 為無限周期緊耦合陣列天線單元的結構，該單元通過威爾金森功率分配器將兩個小矩形單元并聯連接形成饋電端口，功率分配器印刷在金屬地板下方以避免影響天線輻射。天線陣列掃描時，將在兩個單元之間產生環形諧振。諧振可以通過匹配的威爾金森功率分配器來抑制，因為該分配器隔離了兩個并聯的分支。緊耦合陣列天線的結構參數如表1 所示。

表1 緊耦合陣列天線結構參數（mm）

圖5 為無限周期緊耦合陣列天線的全波仿真結果。經過分析和優化，設計的緊耦合陣列天線在所有平面掃描時有源駐波小于3的帶寬為6.26:1。然而，當使用功率分配器時，有源駐波在某些頻帶惡化，造成這種現象的原因可能是一級隔離網絡不能充分抑制環形諧振。

圖5 無限周期緊耦合陣列天線的有源駐波仿真結果

2 緊耦合陣列設計及性能

以上分析均是基于無限大的周期陣列來進行分析的，鑒于實際情況的條件限制，常取有限大的陣列模擬無限大的陣列工作。這時必須考慮有限陣列的邊緣截斷效應。為減輕有限陣列邊緣截斷效應以提高帶寬，對邊緣陣元可引入不同的加載技術，例如電阻加載、短路加載和開路加載[14]。電阻加載可以實現最低的有源駐波，但它也帶來損失和低效率的缺點。與短路終端相比，開路加載更容易實現，這里使用將邊緣單元開路加載的方法。將圖4 所示的單元沿Y 軸排列形成一個8 元線陣，然后將這個8 元線陣沿X 方向排列形成一個3×8的線極化偶極子陣列，如圖6 所示。天線單元按照其所在位置進行編號，如X 方向第2 排Y 方向第4 個單元記為（x2，y4）。

圖6 帶開路匹配枝節的3×8 線極化偶極子陣列示意圖

將此陣列放在HFSS 軟件中進行全波仿真，圖7 給出了各單元的有源駐波比的曲線。需要說明的是，當陣列不掃描時，X 方向第一行和第三行對應單元所處的耦合環境一樣，其有源電壓駐波比具有一致性，因此圖中僅給出第一行和第二行單元的有源電壓駐波比曲線。

為了更好地理解開路終端法對阻抗帶寬的影響，計算了具有不同開路終端長度（l_m=0.25 mm）的每個單元的有源駐波。需要注意的是，l_m=0 mm 時的曲線代表了沒有考慮邊緣截斷效應的每個單元的匹配特性。此時為方便起見，僅呈現X 方向第二列單元的有源駐波曲線，如圖7 所示。從圖中可以看出，陣列邊緣單元的匹配情況較中心單元差，且其低頻段的匹配急劇惡化，其原因是陣列截斷引起電流不連續，引起較大的電流反射，而中心單元受截斷影響較小，有源電壓駐波比在1.2～6.2 GHz頻帶內基本在3 以下。此外由于陣列的對稱性，Y 方向的一行對應位置單元因耦合環境一致具有基本相同的電壓駐波比，如單元（x1y1）和（x1y8），（x1y3）和（x1y6）等。圖8 給出了3×8 有限緊耦合陣列在不同掃描面的歸一化輻射方向圖。圖8（a）、8（b）、8（c）分別為1.4 GHz、

圖7 具有不同長度的開路加載的中間列陣元的有源駐波

圖8 有限緊耦合陣列輻射方向圖

3.5GHz 和6 GHz 處的方向圖，左右兩圖分別為E 面和H面掃描方向圖。從圖中可以看到，陣列在E 面和H 面均有±45°的掃描能力，掃描特性較好，除了低頻段的交叉極化為-25～-15 dB 外，別的頻帶均有-30 dB 以下的交叉極化。在低頻段因為陣列的電尺寸較小，波束寬度較大，因而最大波束指向不明顯，隨著頻率升高，電尺寸的增大，陣列的最大波束指向明顯加強。

3 天線實物測試

為了驗證設計的正確性，根據圖6 所示的結構及表1所給的緊耦合陣列天線的結構參數制作了天線實物，天線實物測試如圖9 所示。

圖9 天線實物圖

受測試條件的限制，有源電壓駐波比不能直接測出，可通過間接方法進行測試：首先在非測試單元接負載匹配的情況下測量出兩兩單元間的散射矩陣，再經過后處理計算出每個單元的有源駐波。詳細方法描述如下：

陣列天線的端口間的散射矩陣可以由以下方程組描述：

此處，（m，n）代表需要求解的單元編號，a（p，q）代表端口入射波。S（m，n），（p，q）是單元（m，n）和單元（p，q）間的散射矩陣。

圖10 給出了加工的緊耦合陣列天線中間一列單元的有源駐波測試曲線?？梢钥吹?，天線的有源駐波比在1.3～6.8 GHz 頻段小于3，即獲得了5.2:1 相對阻抗帶寬，表明該陣列有較好的寬頻帶工作特性。測試結果與仿真結果略有差異，可能原因是加工精度不夠和測試誤差所致。

圖10 3×8 緊耦合陣列有源駐波測試曲線

4 結論

本文提出了一種新型的阿基米德電容耦合器實現了陣列單元間的強互耦，并以此為依據，結合印刷蝴蝶結偶極子、寬帶巴倫和功率分配器構建了新型的緊耦合陣列天線。測試結果表明，所設計的緊耦合陣列天線在所有平面±45°掃描下有源駐波小于3的阻抗帶寬達到5.2:1，驗證了新型電容耦合器的優良性能，為緊耦合陣列天線的設計提供了新的設計思路。