被動型氫原子鐘原子躍遷譜線測試與分析

2021-07-29 05:18:16陳煜舒陳鵬飛

導航定位與授時 2021年4期

關鍵詞：信號

陳煜舒，帥濤，陳鵬飛

(1.中國科學院上海天文臺，上海 200030；2.中國科學院大學天文與空間科學學院，北京 100049)

0 引言

被動型氫原子鐘具有穩定度高、頻率漂移率低、體積較小以及質量較小等特點，作為時間頻率基準被應用于伽利略和北斗等衛星導航系統[1]。

根據量子力學理論，原子核外電子的能量不連續，一個原子從一個能級變換到另一個能級被稱為躍遷，這個過程中原子對外以光量子或電磁波形式輻射或吸收能量，原子的能級不連續，因而原子躍遷的頻率非常準確和穩定[2]。被動型氫原子鐘通過(F=1,mF=0)到(F=0,mF=0)2個超精細能級的氫原子受激躍遷輸出的1420.405MHz射頻信號對壓控晶振(Voltage Controlled Crystal Oscillator，VCXO)鑒頻，通過后者輸出高穩定度、高準確度的10MHz頻率基準信號[3]。

高純度的工業氫氣通過鎳管控制進入電離源電離，獲得各個能態的氫原子，并通過準直器形成原子束流[4]，由磁選態器篩選(F=1,mF=0)能級的氫原子進入儲存泡。微波諧振腔和原子儲存泡等設備構成的腔泡系統為這一能級的氫原子躍遷提供電磁環境，激勵其躍遷到(F=0,mF=0)能級，輸出穩定的1420.405MHz射頻信號，這部分裝置連同電磁屏蔽和真空系統等被稱為氫鐘物理部分(Physical Package，PP)，而將原子躍遷譜線同步到壓控晶振上的環路設備稱為電路部分(Circuit Package，CP)[5]。

穩定度是原子頻標最重要的指標之一，物理部分的性能直接決定了被動型氫原子鐘的穩定度極限[6]。本文設計了測試電路對氫鐘物理部分進行探測，利用物理部分的靜態鑒頻特性，獲得了不同參數配置下的原子躍遷譜線。通過對譜線特性的分析，提出了使穩定度指標最優的參數配置方案，為物理部分與電路部分閉環參數的設置提供了依據。

1 氫原子躍遷譜線理論模型

原子躍遷譜線通常為洛倫茲線型(Lorentz Line Shape)，其一般表達式為

(1)

其中，v為探測信號頻率[2]。

對于被動型氫原子鐘，當探測信號功率較高時，譜線線寬出現飽和效應，線型表示為

(2)

其中，S為飽和因子(Saturation Factor)，反映了諧振腔內電磁場的強度，與弛豫時間(Relaxtion Time)相關，與輸入功率正相關[6]。當諧振腔中心頻率與原子躍遷頻率一致時表示為S0。T2為氫原子橫向弛豫時間，與儲存泡結構、電磁場環境和氫氣流量等相關。

原子躍遷譜線線寬定義為譜線功率衰減至峰值一半時的帶寬，由式(2)得

(3)

定義原子受激躍遷輻射達到最大時的腔內微波信號與原子為受激躍遷時的腔內背景微波信號功率之比為增益

(4)

其中，b表示輻射最大時的腔內微波信號功率；p表示腔內背景信號功率；α為原子躍遷譜線的振蕩系數，決定了系統的振蕩特性，氫原子受激躍遷時，α<1[3-5]。

譜線增益反映了原子躍遷信號相對諧振腔的強度，而信噪比則進一步表征了原子躍遷信號相對環境噪聲的強度，對于被動型氫原子鐘物理部分的穩定度指標，有經驗公式

(5)

即氫鐘物理部分的穩定度與線寬和信噪比平方根之比成正比，穩定度越小，指標性能越好[5-7]。

2 測試電路設計

數字電路具有環路穩定性好、控制靈活性高的特點，基于此設計了對氫鐘物理部分的測試電路[8]，如圖1所示。

圖1 測試電路原理圖Fig.1 The schematic of the measurement and test circuit

被動型氫原子鐘物理部分具有鑒頻特性，在測試電路中作為鑒頻器[9]。電路以現場可編程門陣列(Field Programmable Gate Array，FPGA)芯片為主控芯片，通過模數轉換器(Analog-to-Digital Converter，ADC)和數模轉換器(Digital-to-Analog Converter，DAC)等芯片及上下變頻模塊等實現了探測信號的產生、對諧振腔和壓控晶振頻率的控制以及原子躍遷譜線的采集、處理等功能。通過測試獲得了多組不同參數下的譜線，測試結果可用于分析其特性。

2.1 探測信號的產生

探測信號由FPGA與DAC芯片輸出的中頻信號上變頻后產生。

利用電子設計自動化(Electronic Design Automatic，EDA)工具對FPGA進行編程，實現數字控制振蕩器(Numerically Controlled Oscillator，NCO)精確輸出數字正弦信號。如圖2所示，NCO的原理是正弦信號的幅度與相位線性相關，將其對應儲存為只讀內存(Read Only Memory，ROM)正弦信號幅度相位查找表(Look Up Table，LUT)[8-9]，并設計相位積分器使得相位每遇到一個時鐘上升沿就增加一個增量，即相位分辨率，再通過查找表獲得其對應的幅度[10]。該數字正弦信號通過DAC芯片轉換為模擬信號輸出。由NCO和DAC組合輸出模擬正弦信號的裝置稱為直接數字頻率綜合器(Direct Digital Synthesis，DDS)，DDS輸出信號頻率fout為

(6)

其中，N為上升沿表深度，N=48；fs為數字系統參考時鐘，fs=90MHz；頻率分辨率達3.20×10-7Hz；查找表存儲數據的位寬設置為16位；k為頻率控制字，設置為63,818,980,972,094。為滿足量化誤差等方面的要求，通過14位DAC，DDS輸出20.405MHz模擬正弦信號。

圖2 DDS及NCO原理圖Fig.2 The schematic of DDS & NCO

該20.405MHz中頻信號在上變頻模塊與由晶振倍頻的1400MHz射頻信號混頻后并通過高通濾波去除差頻分量，產生與氫原子躍遷頻率一致的1420.405MHz射頻探測信號。

2.2 調諧電壓的控制

利用EDA工具對FPGA編程輸出兩路線性掃描電壓,分別對諧振腔頻率和壓控晶振頻率進行控制。

微波諧振腔在氫鐘工作時會發生腔牽引效應，即諧振腔中心頻率偏離原子躍遷頻率，這將造成測試結果的偏差[11]。掃描電壓通過DAC芯片掃描腔自動調諧(Cavity Automatic Tunning，CAT)裝置中的變容二極管，固定此路掃描電壓為探測信號作用下的諧振腔幅度最大值所對應的值，從而抑制腔牽引效應[12-13]。

另一路掃描電壓以同樣的方式控制壓控晶振頻率，對晶振頻率進行微調，但根據原子躍遷譜線特性，頻率變化范圍應大于躍遷譜線帶寬但遠小于諧振腔帶寬[11]，設置掃描頻率更低、掃描區間更短。壓控晶振振蕩頻率與控制電壓具有線性關系，其作為上下變頻模塊的頻率源,實現了對探測信號的線性頻率調制。原子躍遷系統對不同頻率探測信號的幅度響應不同，形成輸出信號的包絡。

兩路掃描電壓的掃描過程均在圖3可視化。

圖3 典型測試結果Fig.3 Typical result of measurement and test

2.3 數據采集及信號處理

測試電路通過ADC芯片將下變頻至19.595MHz的原子躍遷輻射信號采集到FPGA芯片進行處理。ADC芯片的有效位數由式(7)決定

(7)

其中，ENOB表示有效位數(Effective Number of Bits)；SNRreal表示實際信噪比，單位dB。本文測試要求信噪比大于90dB，即ENOB為15位，而實際信噪比會比理想情況更差，故選擇16位ADC[14]。

采集后的信號通過2MHz數字帶通濾波器，獲得幅度調制(Amplitude Modulation，AM)信號，可表示為

sm(t)=sI(t)·cosωct+sQ(t)·sinωct

(8)

其中，sm(t)為包絡信號A[V(t)]與探測信號幅度調制后下變頻的信號[14]。壓控晶振頻率與掃描電壓具有線性關系：fvcxo∝V(t)，故原子躍遷過程中的包絡信號可表示為A(fvcxo)。

對于AM信號的解調有相干解調(Coherent Demodulation)和非相干解調(Noncoherent Demodulation)兩種方式。非相干解調結構簡單，但是其中的積分部分引起信噪比平方根衰減[16]，不利于對信噪比的獲取，故選擇相干解調方案。相干載波由NCO提供，頻率設定為19.595MHz，相干載波cosωct與AM信號sm(t)相乘

sp(t)=sm(t)·cos2π·ωct

(9)

對sp(t)低通濾波得到信號sd(t)

(10)

通過邏輯分析儀可以觀察到sd(t)，即原子躍遷譜線[15-17]。