基于SOPC數字鎖相放大器設計與實現?

楊保海，任全會，李海生?

(1.廣西民族師范學院數理與與電子信息工程學院，廣西 崇左 532200；2.河南省高速鐵路運營維護工程研究中心，河南 鄭州 451460)

在電子信息工程領域，噪聲不可避免地以各種形式存在。把微弱信號從含噪信號中精確提取出來是目前很多學者重點研究的內容，微弱信號檢測技術在工程技術領域應用非常廣泛[1－2]。因為鎖相放大技術測量精度較高，在微弱信號檢測技術中應用最為廣泛。模擬鎖相放大器存在很多的問題，比如存在溫度漂移，精度不高，穩定性差以及抗噪聲能力差等。

目前市場上的數字鎖相放大器也存在一些缺點，體積大，無法在線升級，穩定性差等[3－4]。為了解決這些問題，文章提出了基于SOPC 數字鎖相放大器設計，把數字鎖相放大器集成到SOPC 系統上。和傳統的數字鎖相放大器相比，不但系統穩定好、精度高，不受溫漂和偏置的影響[5]，同時放大器的體積也大大縮小，便于攜帶。

1 基于SOPC 數字鎖相放大器硬件設計

1.1 總體硬件設計

系統總體設計如圖1 所示。整個硬件系統包括信號預處理、A/D 轉換和SOPC 系統三部分。

圖1 總體方框圖

1.2 SOPC 系統內部結構

SOPC 系統選用Altera 公司的Cyclone IV 型FPGA，數字鎖相放大器使用軟件QuartusⅡ在FPGA上實現[6]，其原理圖如圖2 所示。

圖2 數字鎖相放大器原理圖

假設待測信號是Xi(t)，DCO 會產生一對正交信號[7]，此兩個信號用Xo1(t)和Xo2(t)表示，其表達式為:

式中:Xim表示的是待測信號的幅度，Xom表示的是通過DOC 后的信號幅度，ωi表示的是初始瞬時角頻率，ωo表示的是通過DOC 后的瞬時角頻率，φi表示的是初始瞬時相位，φo表示的是通過DOC 后的瞬時相位。以正交信號的其中一個為例進行分析，因為兩個信號的運算基本相似[8]。

把Xi(t)分別乘以Xo1(t)和Xo2(t)則:

式中:K表示的是乘法器比例因子，FIR 濾波器的主要功能就是把Xd(t)中的和頻分量去掉，同時還要保留住差頻分量，環路濾波器的主要功能是去掉差頻信號中的高頻噪聲[9]，這樣就可以得到DOC 的控制電壓Xc(t)，Xc1(t)和Xc2(t)是Xc(t)的電壓分量。

輸出信號的頻率可以通過Xc(t)的變化進行調整:

如果鎖相環處于相位鎖定的時候，就可以把Xc1(t)和Xc2(t)提取出來，同時就可以把Xi(t)的幅度和相位信息表示出來:

1.3 信號預處理電路

此電路的主要功能是預先處理待測信號Xi(t)，這樣A/D 轉換時采樣效果更好。預處理電路主要由三部分構成。第一部分是固定增益放大電路，此電路選用OPA657 型集成運算放大器[10]，此電路可以滿足信號頻率為100 kHz，幅度允許最大值是1 μV，硬件電路圖如圖3 所示。

圖3 固定增益電路

第二部分是程控放大電路，此電路選用的是AD8253 型數控增益儀表放大器。電路圖如圖4所示。

圖4 程控放大電路

第三部分是工頻濾波電路，此電路選用的是NE5532 型低噪運算放大器，電路圖如圖5 所示。此電路在進行信號放大的同時，還通過兩級帶阻濾波器很好地濾除工頻噪聲[11]。

圖5 工頻濾波電路圖

2 軟件設計

圖6 就是數字鎖相放大器主程序流程，通過軟件QuartusⅡ在SOPC Builder 環境下實現，軟件編寫采用匯編語言和硬件描述語言Verilog HDL 語言，除了主程序還包含有液晶顯示驅動、對鍵盤進行掃描等子程序。

圖6 鎖相放大器主程序流程圖

3 測試結果和結論

3.1 測試結果

為了驗證文章方法的正確性，對系統進行了測試，待測信號通過安捷倫N5182A 信號發生器和100 dB 衰減網絡產生，測試值通過泰克DSA8300 數字示波器產生[12]。測試結果如表1 所示。

通過表1 的測試結果可以看出，基于SOPC 數字鎖相放大器最低可以測量幅度為100 nV 的微弱信號。

表1 測試結果

在被測信號為納伏級的時候誤差率相對較高，但是總體也小于0.35%，但被測信號達到微伏級的時候，誤差率會進一步的降低，可以達到0.1%以下。

測量信號和被測信號的相位差都在10°以下，最低可以達到1°以下。

3.2 結論

文章介紹了一種基于SOPC 數字鎖相放大器設計，數字鎖相放大器是基于FPGA 實現的，在SOPC Builder 環境下定制完成，被測信號通過信號預處理電路和A/D 轉換電路之后輸入到SOPC 系統中進行處理。通過測試可以看出測量精度高，誤差率最低可以達到0.1%以下。此外，此系統穩定性好，體積小，便于攜帶，可以實現在線升級，具有良好的工程實用價值。