李洪濤
(中國電子科技集團公司第五十四研究所,河北石家莊 050081)
頻率綜合器作為現代電子設備和電子系統的基礎,被譽為電子系統“心臟”,其廣泛應用于通信、雷達、干擾和抗干擾、遙控遙測等領域[1]。隨著電磁環境越來越復雜,測量精確的要求也日益提高,這就對頻率綜合器的指標要求日益提高,這些指標主要體現在高頻率、細步進、低相噪、低雜散等要求上。本文綜合采用三種基本頻率合成方式,設計了一款具有低雜散、低相噪、細步進、高頻率的頻率綜合器。
頻率合成技術是將一個基準頻率信號變換為所需要的頻率信號的技術。新產生的信號具有與基準頻率信號同樣高的頻率穩定度和精確度。
目前頻率合成的方法可以分為直接頻率合成 (Direct Frequency Synthesis,DS)、鎖相頻率合成(Phase Locked Loop,PLL)和直接數字頻率合成(Direct Digital Synthesizer,DDS)三種基本的方式[2]。但是在高指標頻率綜合器的設計中,一般是通過結合兩種或三種頻率合成方式的混合頻率合成方式來得到高指標頻率綜合器。
根據工程需求,需要設計小步進、低相噪的寬帶頻率合成器。要求輸出頻率為8GHz~10GHz,步進1μHz,相位噪聲≤-120dBc/Hz@10kHz,雜散抑制≥70dB。
常規的小步進低相噪頻率綜合器方案一般采用多個鎖相環混頻的方式,將環路分為大步進環和小步進環,大步進環產生步進較大的高頻信號,小步進環產生步進較小的低頻信號。但是隨著輸出頻率變高,多環混頻方案中大步進環的實現難度變的越來越大,針對這一問題,本文通過設計混頻方案,將8GHz~10GHz 寬帶VCO 與窄帶信號的倍頻及分頻信號進行多次混頻,將輸出信號變頻為低頻信號進行鑒相,此時由于鑒相頻率低,輸出信號的相位噪聲不會產生惡化,可以得到低相位噪聲本振輸出。
方案總體設計如圖1 所示?;鶞市盘柈a生電路輸出窄帶低相噪信號FIN進入功分器1分為三路。其中一路經過三倍頻器倍頻及濾波器1 濾波后輸出倍頻信號Fmul,第二路經過變頻濾波器組后產生分頻信號Fdiv,第三路經過分頻后產生參考信號FREF,參考信號經過功分器3 分頻后分別為鑒相器1 及鑒相器2 提供參考信號。壓控振蕩器輸出信號FVCO經過功分器2后分為三路,其中一路作為輸出信號,第二路入混頻器1與倍頻信號Fmul進行混頻,第三路經過分頻器分頻后入鑒相器2,與參考信號進行鑒相[3]。

圖1 總體方案框圖Fig.1 Block diagram of the overall scheme
控制頻率綜合器鎖定時首先將開關切換到環路濾波器2。此時壓控振蕩器輸出信號FVCO經過功分器2分路后入分頻器,分頻器輸出信號在鑒相器2中與參考信號FREF進行鑒相,通過鑒相器比較FVCO及FREF信號的頻率及相位,根據頻率及相位的差值輸出一定比例的電流信號,電流信號通過環路濾波器轉換為電壓信號,控制壓控振蕩器預置在輸出頻率上。預置完成后,將開關切換到環路濾波器1,此時FVCO信號先與基準信號的倍頻信號Fmul進行混頻,一中頻信號Fm1根據頻率選擇與二次混頻信號Fdiv進行二次混頻或直接入濾波器2,輸出二次中頻信號經過濾波器2 濾波后與參考信號在鑒相器1 進行鑒相,控制壓控振蕩器鎖定,由于此時壓控振蕩器已經被預置在需要的輸出頻率上,可以直接進入快捕帶,不會發生錯鎖現象[4]。
由于最終輸出信號與基準信號的倍頻及分頻信號直接相關,這就要求基準信號具有低相噪、小步進、低雜散等性能??紤]到基準信號要求帶寬較窄,擬采用直接頻率合成方式和直接數字頻率合成方式來實現,具體實現框圖如圖2[5]。

圖2 基準信號產生電路Fig.2 Reference signal generation circuit
100MHz晶振輸出信號經過梳狀譜電路后輸出100MHz高次諧波信號,通過濾波器2將信號中的2800MHz信號濾出。2800MHz 信號經過功分器分為兩路,其中一路入DDS進行分頻,產生的200±56MHz信號在混頻器中與另一路2800MHz 信號進行混頻,輸出中頻信號經過濾波器1 將3000±56MHz濾出,由于該信號具有極低的相噪,同時可以實現小步進,可以作為基準信號。
二次混頻信號產生電路如圖3所示。輸入基準信號FIN經過10分頻后輸出1/10FIN信號。輸出信號經過梳狀譜電路產生高次諧波信號,諧波信號經過開關選擇及濾波器濾波后可以選擇輸出1/10FIN、2/10FIN、3/10FIN信號作為二次混頻信號。

圖3 二次混頻信號產生電路Fig.3 Secondary mixing signal generation circuit
具體變頻關系如下所示。

通過改變鑒相器的鑒相極性,本方案中的一次混頻及二次混頻均可以同時進行上下混頻,當一中頻信號Fm1入混頻器時:

當一中頻信號Fm1直接入濾波器2 時:

綜合以上兩種情況,
設FVCO=kFIN,將n代入公式,可知k分別為2.65、2.75、2.85、2.95、3.05、3.15、3.25、3.35。
基準信號與輸出信號對應關系如表1 所示。由下表易知,當基準信號FIN輸出頻率范圍3000±56MHz,輸出信號FVCO頻率范圍可以覆蓋8GHz~10GHz。

表1 頻率對應表Tab.1 Frequency correspondence table
本方案中總相位噪聲是由晶振、倍頻器、DDS、鑒相器、VCO和環路濾波器等引入相位噪聲的疊加。
其中,晶振選擇超低相噪恒溫晶振,其相位噪聲可以達到-165dBc/Hz@10kHz。
設PNIN為倍頻前信號在頻偏10kHz處的相位噪聲,則N 倍頻后輸出信號在頻偏10kHz處的相位噪聲PNOUT為:

因此2800MHz 倍頻輸出信號相噪為:

由于DDS的輸入2800MHz參考信號相噪為-136dBc/Hz@10kHz,不會對DDS 輸出信號相位噪聲產生影響,而DDS 輸出信號相噪隨頻率增高而惡化,因此DDS輸出信號頻率為最大頻率256MHz 時相位噪聲最差。本文中的DDS選擇ADI公司生產的AD9914,通過產品手冊可以得到,DDS的輸出頻率為256MHz時信號相位噪聲約為-145dBc/Hz@10kHz。
由于FIN為2800MHz信號與FDDS信號混頻得到,因此相噪為-136dBc/Hz@10kHz。
倍頻信號Fmul的相位噪聲為:

Fdiv輸出最高頻率時相位噪聲為:

FREF輸出最高頻率時相位噪聲為:

本方案中選擇的分頻器單邊帶相位噪聲為-150dBc/Hz,因此最終FREF相位噪聲為-150dBc/Hz@10kHz。
鑒相器2選擇ADI公司生產的ADF4002,設PNfloor為鑒相器歸一化帶內相位本底噪聲,則鑒相器2引入的相位噪聲為:

壓控振蕩器輸出信號FVCO的帶內相噪為倍頻信號Fmul、二次混頻信號Fdiv、參考信號FREF及鑒相器引入的相噪之和,最終輸出信號的理論相位噪聲約為-126dBc/Hz@10kHz。
頻率綜合器中的雜散一般分為近端雜散與遠端雜散。
本方案中VCO輸出信號經過二次混頻后產生的中頻信號入鑒相器進行鑒相,經過環路濾波器進行濾波可以有效濾除遠端雜散,結合空間屏蔽、開關隔離、電源濾波和濾波器過濾來抑制,產生的雜散非常低,雜散抑制可以達到75dBc以上。
近端雜散主要是鑒相泄露雜散和DDS產生雜散。其中鑒相泄露雜散可以通過設計合適的環路濾波器來抑制,可以保證75dB以上。由于DDS輸入頻率為2900MHz,輸出頻率為50MHz~150MHz,此時DDS分頻比N>19,因此產生的雜散非常低,雜散抑制可以達到85dBc以上,不會造成影響。
綜上所述,本方案的最終雜散抑制可以達到75dBc。滿足系統要求。
本方案中的步進通過更改DDS的頻率來實現。本方案中DDS選擇ADI公司的AD9914。該器件的Programmable modulus mode功能可以實現64位分頻。
由于DDS的參考信號頻率為2800MHz,DDS 調諧控制字64位,則方案中FIN最小步進為:

由于VCO輸出信號頻率FVCO=k FIN,則VCO輸出信號頻率步進:

可以滿足系統1 μHz 的步進指標要求。
相噪測試結果如圖4 所示。當VCO輸出頻率為8GHz時,輸出信號相位噪聲可以達到-121dBc/Hz@10kHz,滿足系統要求。頻率綜合器理論值與實測值的比較如表2所示。

表2 頻率綜合器指標比較Tab.2 Frequency synthesizer index comparison

圖4 輸出信號相噪測試結果Fig.4 Output signal phase noise test results
相位噪聲比理論值低了5dB,經過測試發現是由于諧波產生及倍頻電路倍頻過程中相噪指標發生了惡化,2800MHz信號約比理論值惡化5dB左右,導致最終輸出信號相位噪聲比理論值惡化5dB。
雜散抑制實際測試值為73dB,與理論計算值差距不大,可以通過調節環路濾波器進一步優化。
步進通過測試為1μHz,符合指標要求。
該方案利用了DDS來實現系統的小步進要求,通過直接倍頻方案實現系統的低相噪要求,通過鎖相環電路濾除變頻過程中產生的雜散,得到了較好的指標。
可以看到本方案中限制相位噪聲指標的是晶振相噪指標和諧波產生及倍頻器電路,若使用更好的晶振及倍頻電路,相噪指標可以進一步提高。本方案頻率范圍、步進、雜散、相位噪聲等各項指標均可以較好的滿足系統要求,具有良好的應用前景。