抑制SiC MOSFET瞬態電壓尖峰的改進驅動電路設計

王文月，牛萍娟

（1.天津工業大學 電氣工程與自動化學院，天津300000；2.天津工業大學 電子與信息工程學院，天津300000）

近些年，隨著電力電子技術的發展，航空、電動汽車、新能源發電及石油鉆井等領域對電力電子變換器提出更高的要求，即實現高壓、高頻、高功率密度[1]。因此以SiC MOSFET為代表的寬禁帶半導體器件因其高開關速度、高開關頻率及高熱導率等[2-5]，受到人們廣泛關注。然而隨著SiC MOSFET開關頻率及速度提高，電力電子變換器受電路中寄生參數影響加劇，關斷瞬態電壓尖峰更為嚴重。瞬態電壓的尖峰不僅危及開關管的安全，也會降低電力電子變換器的功率密度，加劇電力電子變換器電磁干擾[6-8]。目前現有抑制電壓尖峰方法大多犧牲了開關速度，從而影響SiC MOSFET開關損耗及變換器效率等。因此，本文在分析電壓尖峰產生原理基礎上，在注入柵極電流抑制電壓尖峰前提下，提出了一種在柵源極增加有源箝位電路的改進驅動方法，改進后的驅動電路具有抑制尖峰效果好、開關損耗較小、控制方法簡單特點。本文首先分析瞬態電壓尖峰產生原理，其次分析了改進驅動電路工作原理，最后在雙脈沖測試平臺驗證了該改進驅動電路的實用性。

1 SiC MOSFET瞬態電壓尖峰產生原理

為了分析SiC MOSFET瞬態電壓尖峰產生原理，采用如圖1所示測試電路，圖中：Vdc直流母線電壓，R驅動電阻，C支撐電容，L負載電感，SiC MOSFET及SiC二極管D1，考慮SiC MOSFET關鍵寄生參數為：柵極驅動電阻R1，柵極引腳封裝電感Lg，源極引腳封裝電感Ls，漏極引腳封裝電感Ld。為了方便分析，Lg、Ls與Ld分別為SiC MOSFET各引腳封裝電感與相連接引線電感之和。與此同時，根據SiC MOSFET關斷特性，將關斷過程分為4個階段[9]，圖2為關斷過程示意圖。

圖1 測試電路

圖2 SiC MOSFET關斷過程

SiC MOSFET關斷過程，[t0，t1]階段，驅動電壓為低電平，輸入電容通過驅動電阻R和源極電感Ls放電，此過程漏極電流id和漏源極電壓Vds基本不變，柵源極電壓Vgs下降。

[t1，t2]階段，漏極電流id與柵源極電壓Vgs基本保持不變，漏源極電壓Vds一直上升至母線電壓Vdc。

[t2，t3]階段，漏極電流id下降，續流二極管D1開始正向導通，負載電流從SiC MOSFET向續流二極管轉移，柵源極電壓Vgs開始下降至開啟電壓Vth，SiC MOSFET開始關斷，漏極電流id降為0，在此階段由于電流變化率快，在回路寄生電感Ls與Ld上產生壓降，這部分壓降加在SiC MOSFET漏源極兩端，產生電壓尖峰。基于基爾霍夫電壓定律可知，Vds（t）+（Ls+Ld）did（t）/dt=Vdc＋VD1（t）。忽略二極管正向導通電壓，得出：Vds（t）-Vdc=-（Ls+Ld）did（t）/dt，因此電壓尖峰Vp=-（Ls+Ld）did（t）/dt，其中did（t）/dt可以用式子did（t）/dt≈iggfs/Cgs表示[10]。

[t3，t4]階段，柵源極電壓Vgs降至低電平，SiC MOSFET完全關斷。

2 改進驅動電路工作原理

由分析可知，抑制瞬態電壓尖峰問題最傳統的抑制方法是增加驅動電阻、增加緩沖電路[11-12]和優化器件封裝結構及功率回路寄生參數[13]。增加驅動電阻，能夠抑制SiC MOSFET尖峰問題，但同時會增加開關過程損耗。增加緩沖電路對關斷電壓尖峰有好的抑制效果，但由于緩沖電路存在無源器件會帶來額外損耗。優化器件封裝結構成本較高且一般耗時比較長，PCB布局優化則需要考慮大量的因素。另一類主要是采用新型的驅動電路進行電壓尖峰抑制，該方法往往成本較高、控制復雜、實現難度大[14]。

圖3 改進驅動電路原理

綜上所述，為了盡可能不影響SiC MOSFET開關速度、增大器件開關損耗。本文基于有源箝位電路與注入柵極電流抑制電壓尖峰[10]方法，提出一種在柵源極通過控制三極管開通與關斷的輔助之路，注入柵極電流方法對瞬態電壓進行了抑制。

該改進的驅動電路工作原理如圖3所示：經過第1節的分析可知，在SiC MOSFET關斷過程（[t2，t3]階段），可以通過減小ig進而改變did（t）/dt來抑制開關過程電壓的尖峰。因此可將注入柵極電流抑制電壓尖峰與有源箝位電路結合，在SiC MOSFET器件關斷電壓尖峰產生的階段對其進行抑制。首先有源箝位電路中分壓檢測電路根據柵源極獲取的電壓信號控制三極管Q1開通與關斷，Q1開通時，外接電源對電容充電，三極管Q2開通之前控制時間由電容充電時間決定；Q2開通，外接電源對柵極電流進行注入，進而減小ig，減小did（t）/dt進而抑制電壓尖峰。Q1關斷時，Q1控制Q2也隨之關斷。此改進驅動方法無需產生單獨控制脈沖，降低了電路控制復雜度。

3 實驗分析

為了對抑制瞬態電壓尖峰的改進驅動電路有效性及實用性進行驗證，搭建了雙脈沖測試平臺，其電路具體原理如圖1所示，選用科瑞C2M0080120D型號SiC MOSFET和C4D20120型號SiC二極管。測試電路具體參數為：直流母線電壓Vdc=400V、驅動電阻R=10Ω、負載電感L=500uH、開關頻率100kHz。改進驅動電路如圖3所示，具體設計參為：R2=3kΩ，R3=10kΩ，C=1nF，R4=1Ω，R5=84.5kΩ，Vcc=12V，R6=6.3Ω。

圖4-圖6，分別給出了傳統采用RCD抑制電壓尖峰波形、典型設計驅動電路抑制電壓尖峰波形及本文所提出的改進驅動電路抑制電壓尖峰波形。從實驗結果分析可知，本文提出的改進驅動電路與傳統及典型的抑制電壓尖峰方法相比，關斷過程電壓尖峰的抑制效果相當。但是采用RCD吸收電路會使器件開關過程產生額外損耗，導致關斷損耗增大。典型驅動電路通過控制MOSFET開通與關斷的輔助之路完成柵極電流注入進而抑制了電壓尖峰，該方法由于采用MOSFET控制元件，需單獨控制信號。因此基于以上所述，本文通過對驅動電路改進，如表1所示，實現了對電壓尖峰有效抑制，且采用改進控制三極管的輔助支路結構相對簡單。

圖4 傳統抑制電壓尖峰方法波形

4 結束語

本文所提出的改進驅動電路設計，將有源箝位電路與注入柵極電流抑制電壓尖峰方法進行結合，通過箝位電路中分壓檢測電路檢測柵源極電壓信號控制三極管導通與關斷，進而將電流注入到柵極，在犧牲較少損耗、無需產生單獨控制信號的情況下，對電壓尖峰進行有效抑制，最后，通過實驗驗證了該改進驅動電路的有效性。

圖5 典型抑制電壓尖峰方法波形

圖6 改進驅動電路抑制電壓尖峰方法波形

表1 不同抑制電壓尖峰方法對比