探究CCD控制電路設計

劉靖平 李剛

【摘要】 ? ?CCD（電荷耦合設備）圖像傳感器是光電探測器，主要組成部分是PN結，光入射到PN結的N極區，光子能量大于等于半導體禁帶寬度hω≥Eg時，激發電子-空穴對。電子和空穴被PN結耗盡區中的電場分開，電子存儲在勢阱中，每個像素都有一個勢阱存儲光生電子，勢阱是用3個電極形成的，通過改變3個電極的電壓，將勢阱中的電子串行移動至輸出放大器。輸出放大器的作用是提供輸出電流，驅動負載。

【關鍵詞】 ? ?CCD ? ?電路 ? ?數據傳輸 ? ?波形

CCD控制電路由CCD電極驅動電路、CCD信號放大電路、模/數轉換電路、數據采集電路、動態存儲器SDRAM、數據傳輸電路組成。其中CCD231光電傳感器包含3個register電極：，1個復位電極：，4個image電極：。

CCD231包含4096（H）x4112（V）個像素，image時鐘將一行像素移入register，然后register時鐘將4096個register中的像素依次轉移到輸出放大器OSE，OSF，OSG，OSH。每輸出一行像素，image時鐘將下一行像素移入register，直到所有像素全部輸出完成。

CCD有6種電源：OD，RD，DD，image電源，register電源，復位電源。電極驅動器采用max4427，最大2A電流，可以滿足image和register電極對電流的需求。

CCD驅動電流計算公式：

C：電極等效電容，V：電極電壓，t：上升時間

模擬電路部分

CCD輸出的信號是模擬信號，OS端連接5k電阻，共模信號動態范圍：9V—24V，差模信號動態范圍：參考電壓-信號電壓=0V---2.5V。前端高速運放的共模輸入電壓范圍為-3.5V---3.5V，因此，不能將CCD的輸出信號直接連接到前端運放的輸入端，必須用RC高通濾波器隔離低頻共模和直流分量，將高頻差模信號輸入到運放。共模分量的頻率小于1hz，用的高通濾波器阻扼共模和直流分量進入前端運放。前端運放采用低噪聲運放ADA4899。

前端運放的功能是將CCD OS端輸出的信號功率放大，運放的輸出連接模數轉換器ADC。

CCD傳感器是低噪聲器件，用于微弱光信號的采集，為獲得更高的信噪比，模擬電路需要將系統噪聲降到最低限度。降低噪聲的方法主要有：選用低噪聲運放、按照EMC規則設計PCB、使用濾波器。

運放噪聲的計算方法：

設運放的反相輸入端的電阻為R56，R61，忽略噪聲，因為有些這個噪聲成份遠小于白噪聲。

-3dB信號帶寬為Δf=GWB/放大倍數，噪聲帶寬：fn=Δf×1.57。

運放放大倍數：G=1+R56/R61=1+1/4.99=1.2

ADA4899的-3dB信號帶寬：f=600Mhz/G=500Mhz，

噪聲帶寬：fn=1.57x500Mhz=785Mhz

反相輸入端電阻：R56=1k，R61=4.99K，等效電阻Rn=R56||R61=1kx4.99k/（1k+4.99k）=0.833K

同相輸入端電阻：R55=10K

反相等效電阻的熱噪聲：

同相電阻的熱噪聲：

電壓噪聲：

電流噪聲：

噪聲電流在反相輸入等效電阻上產生的噪聲電壓：

=0.833K×72.8nA=60.7uV

噪聲電流在同相輸入電阻上產生的噪聲電壓：

運放的總輸入電壓噪聲：

運放的總輸出噪聲電壓：

運放輸出的信號經過3階低通濾波器，輸入到ADC，3階濾波器的-3dB截止頻率為20Mhz，噪聲經過濾波器后的幅度為：

PCB設計

PCB設計中，布局和布線對系統噪聲有很大影響，模擬信號要避免靠近電源區域和數字信號，電源區電流變化大，電磁干擾強。敏感的模擬信號線要用保護層保護，信號線兩邊的保護線放置過孔陣列，可以有效衰減電磁干擾的強度。

一、電源部分

CCD的電極多，電壓范圍大，需要為每一類電極提供對應的電源。系統輸入電源是直流12V，從12V產生所需的主要電源有：1.2V，1.8V，3.3V，5V，-5V，15V，32V。

二、SPI模塊

ADC、數字電位器等芯片需要通過SPI總線設置芯片的工作模式，SPI模塊作為主模式工作，對SPI從設備讀寫，將命令模塊發出的并行數據轉換成串行SPI格式寫入從設備，或者將從設備的串行數據讀出轉換成并行數據發送到命令模塊，再由命令模塊通過usb總線將從設備的數據發送到PC機。

三、UART模塊

UART通用異步串行收發器是低速數據傳輸模塊，用于電路調試，數據速率9600bps，一個起始位，8個數據位，1個停止位，RS232標準。UART收發器與PC機的RS232端口連接，PC機的串口軟件通過人機界面發出命令，UART模塊收到命令和參數，然后根據命令和參數的定義，做出相應動作。UART模塊是獨立功能模塊，不受命令模塊控制。

四、復位電路

復位電路為FPGA和USB3.0芯片提供上電復位和手動復位功能。電源上電需要數十到數百毫秒，在這個過程中電壓不穩定，導致上電結束時FPGA內部邏輯狀態和USB3014狀態不確定，復位電路在電源電壓穩定后，發出復位信號，使FPGA電路和USB3014處于確定狀態。手動復位按鈕為調試FPGA提供快速復位工具。復位芯片IMP811具有去抖動功能，手動按鍵是機械元件，在按下和抬起的過程中有10ms左右的抖動過程，IMP811能濾除抖動產生的信號跳變。

五、動態RAM DDR2

DDR2的存儲容量256M字節，工作頻率250Mhz。CCD輸出的圖像信號經ADC轉換后存儲在DDR2中。當FPGA收到PC機的傳輸數據命令時，從DDR2中讀取圖像數據，通過usb3.1總線傳輸到PC機。

動態RAM的特點是存儲容量大，節省PCB面積，訪問速度快。缺點是電容作為存儲單元，存儲的電荷隨著時間減少，造成數據丟失。

六、模擬信號的量化方法：逐次逼近

逐次逼近包括：電壓比較器、數據寄存器、DAC、控制電路

控制電路使數字寄存器的最高位為1，其余位為0，輸出0x8000，DAC

輸出0x8000對應的電壓u0，與輸入模擬信號比較，當模擬信號高于0x8000時，數字寄存器的最高位不變，當模擬信號低于0x8000時，數字寄存器的最高位變為0，即0x0000，然后將數字寄存器的次高位置1，其余未確定位都置0;將最新數值送入DAC，與輸入模擬信號進行第二輪比較，比較結果確定次高位的值;剩余未確定位重復上述過程，直至最低位比較完成，輸出量化數值。

逐次逼近量化的優點是硬件少，轉換速度比較快，可以多通道復用。

七、ADC工作分采樣和保持兩個階段

在采樣階段，開關閉合，輸入信號與保持電容連接，R是芯片內部信號通路的等效電阻，電容的作用是存儲電荷，保持模擬信號的幅度。

在保持階段，開關斷開，保持電容與輸入信號隔離，輸入端呈高阻狀態。

八、FPGA電路

FPGA是控制電路的核心器件，主要功能是產生CCD的register和image時序、讀寫ddr2、讀寫usb3014、與PC機通信、采集CCD數據。

九、設計語言是VHDL，設計方法采用模塊化設計，根據實現的功能劃分模塊。主要有命令模塊、ADC時序模塊、CCD時序模塊、usb模塊、DDR2模塊、UART模塊、SPI模塊。

設計總結

CCD控制系統體積小，功率大，設計時要考慮電源散熱。CCD時序的上升/下降時間以及三個register驅動時序間的相位關系必須符合CCD的技術要求。FPGA功能多，模塊之間協調復雜，需要采用自上向下的方法設計SOC系統。USB3總線通信協議需要考慮故障冗余。

CCD傳感器器具有光子效率高等優點，在民用、工業、天文、遙感領域獲得廣泛應用。CCD模擬低噪聲技術是微弱信號處理的主要技術，在醫療電子、化工、光學、科學研究等領域都有廣泛應用。