高速電路中電源/地平面間同步開關(guān)噪聲的抑制研究

熊 祥，胡玉生

(集美大學(xué)機械與能源工程學(xué)院，福建 廈門 361021)

0 引言

半導(dǎo)體制造工藝的提高使當前高速電路朝著多功能、高密度、低功耗、高性能及小型化的方向快速發(fā)展。然而，電路的高集成度必將產(chǎn)生更多的同步開關(guān)噪聲(Simultaneously Switching Noises，SSN)。由于SSN的高頻諧波分量可以激發(fā)電源/地平面間諧振，進而導(dǎo)致高速電路產(chǎn)生嚴重的信號完整性(Signal Integrity，SI)和電磁干擾(Electromagnetic Interference，EMI)問題[1-2]。

在電源/地平面間添加去藕電容[3-4]、嵌入式電容[5]，從而為噪聲電流提供一條低阻抗電流返回路徑，這是減輕電源/地平面間諧振的常用方法；然而由于電容的寄生效應(yīng)使其作用的有效頻段一般低于1GHz。電源平面分割技術(shù)或者電源島技術(shù)[6-7]也是抑制SSN的一種常見方式，其主要思想是通過切斷噪聲源與噪聲敏感電路的傳播路徑，從而減輕噪聲敏感電路的SSN，在低頻段噪聲隔離效果較為明顯，但高頻段由于電源/地平面間諧振，在電源平面分割間隙處會發(fā)生嚴重的噪聲耦合現(xiàn)象。在高速PCB中運用蘑菇形EBG結(jié)構(gòu)[8-9]也能起到抑制SSN的作用，但蘑菇形EBG結(jié)構(gòu)制造工藝較為復(fù)雜，并且在PCB電源/地平面間大量布置蘑菇形EBG結(jié)構(gòu)會增大PCB板的封裝尺寸不利于高速數(shù)字系統(tǒng)的小型化。在電源平面上周期性蝕刻共面型EBG結(jié)構(gòu)單元[10-11]也可抑制SSN在電源/地平面間傳播，但在電源平面大量蝕刻周期性單元會引起信號電流返回路徑阻抗不連續(xù)進而導(dǎo)致嚴重的SI問題。

用于PCB板中的介質(zhì)型EBG結(jié)構(gòu)[12-14]是指在電源/地平面間介質(zhì)層中周期性地排布高介電常數(shù)的介質(zhì)柱材料，其可以實現(xiàn)在某一頻率范圍內(nèi)阻礙SSN向電路板四周傳播。但目前使用介質(zhì)型EBG抑制SSN在PCB板間傳播依舊存在噪聲抑制的低頻特性不好，噪聲抑制寬度不夠的缺點。鑒于電源平面分割技術(shù)在抑制SSN中所具有的優(yōu)良低頻特性，本文提出將電源平面分割與介質(zhì)型EBG結(jié)構(gòu)相結(jié)合用于抑制SSN傳播的技術(shù)，以改善介質(zhì)型EBG結(jié)構(gòu)抑制SSN低頻特性的缺點，從而實現(xiàn)寬頻帶抑制SSN。

1 分割電源平面對SSN的抑制分析

高速電路中，電源/地平面通常被置于多層PCB介質(zhì)層中，以便為高速信號提供電流返回路徑或為有源器件提供必要供電電壓。如圖1所示，電源平面被分割成長為a，寬為b的兩電源島結(jié)構(gòu)，分割間隙為w0，忽略介質(zhì)上敷銅層厚度，則電源/地平面層間介質(zhì)厚度為t，電源/地平面層間介質(zhì)相對介電常數(shù)為εr。假設(shè)端口1所在電源島視為噪聲激勵源，端口2所在電源島視為噪聲敏感電路，利用電源平面分割技術(shù)可將噪聲源與噪聲敏感電路分開以達到隔離SSN的目的。

在低頻段，可將電源平面分割結(jié)構(gòu)等效為如圖2所示的π型電路網(wǎng)絡(luò)，其中Cd代表每個分割單元的對地電容，Cg為間隙電容，Lint為電感，Rs為電阻。由于分割間隙的存在，使得SSN不能順利向端口2所在的電源島傳播，進而實現(xiàn)了對SSN的有效隔離。但在高頻段，由于SSN的高頻諧波分量可以激發(fā)電源平面分割結(jié)構(gòu)產(chǎn)生諧振，在電源平面分割的間隙處會產(chǎn)生嚴重的噪聲耦合，使其失去隔離SSN的作用。

對于圖1所示尺寸為a×b的電源島結(jié)構(gòu)，其諧振頻率[1,6-7]為：

(1)

其中：μ、ε分別為電源/地平面層間介質(zhì)的磁導(dǎo)率和介電常數(shù)；m、n對應(yīng)于電源島諧振模式。

2 介質(zhì)型EBG與電源平面分割技術(shù)相結(jié)合對SSN的抑制作用

圖3為本文提出的用于抑制電源/地平面間SSN的介質(zhì)型EBG結(jié)構(gòu)的三維結(jié)構(gòu)圖。其中：上表面為電源平面，下表面為地平面，兩電源島長a=50 mm，寬b=49.5 mm，電源平面的分割間隙w0=1 mm，端口1、2分別位于(25 mm，20 mm)、(25 mm，80 mm)處，以FR4作為層間介質(zhì)基板(其相對介電常數(shù)εr=4.4)，介質(zhì)損耗tanδ=0.02，層間介質(zhì)基板厚度t=0.8 mm。通過HFSS對介質(zhì)型EBG結(jié)構(gòu)進行參數(shù)優(yōu)化，選定介質(zhì)柱相對介電常數(shù)εd=850、介質(zhì)柱高度h=t=0.8 mm、介質(zhì)柱半徑r=2 mm，并且介質(zhì)柱以5×10、間隔距離d=10 mm的方式均勻排布在電源/地平面介質(zhì)基板中。

利用HFSS建立圖3所示的三維電磁仿真模型，并對其在電源平面和地平面分別施加電壁邊界條件，在PCB板四周壁施加磁壁邊界條件。將端口1設(shè)置為50 Ω同軸激勵端口，端口2設(shè)置為50 Ω同軸匹配端口，采用集總方式對端口進行激勵，將步長設(shè)置成50 MHz，在0.01～6 GHz頻率范圍內(nèi)對所建三維仿真模型進行離散掃頻分析。對于圖1所示的電源島結(jié)構(gòu)，利用式(1)可以得到采用電源平面分割技術(shù)隔離SSN的參考板所對應(yīng)的前兩階諧振點fTM10、fTM20分別為1.43 GHz和2.86 GHz。若將端口1與端口2之間的插入損耗S21低于-40 dB認定噪聲隔離效果良好，從圖4可以看出參考板在0.01～1.16 GHz內(nèi)噪聲抑制效果表現(xiàn)良好，但隨著頻率的上升參考板將發(fā)生諧振，于是在高頻段參考板的噪聲抑制效果表現(xiàn)不佳。之后保持參考板的三維結(jié)構(gòu)參數(shù)不變，將介質(zhì)型EBG結(jié)構(gòu)與電源平面分割技術(shù)相結(jié)合用于抑制高速電路電源/地平面間SSN的傳播(即如圖3所示的三維電磁模型)，不僅可以保持介質(zhì)型EBG結(jié)構(gòu)在高頻段寬頻帶對SSN的抑制特性，并且還可以克服介質(zhì)型EBG結(jié)構(gòu)抑制SSN低頻特性的缺點。從圖4可知，相較于參考板本文所提方法可使PCB板的前兩階諧振點，即fTM10、fTM20處的S21分別降低98 dB和88 dB，并在0.01～0.66 GHz 與0.91～4.11 GHz頻段范圍內(nèi)對SSN實現(xiàn)有效抑制。

為驗證本文所提方法在抑制SSN的全方向性，如圖5所示，分析了在噪聲敏感電路中處于不同接收端口處的插入損耗。圖5中，S31的噪聲激勵端口1位置保持不變，噪聲接收的端口3位于(10 mm，80 mm)處。從圖5可以看出，在0.01～6 GHz范圍內(nèi)插入損耗S21和S31變化趨勢基本保持一致，噪聲抑制帶寬基本保持不變，因此電源/地平面間SSN抑制的全方向性得到了驗證。

3 信號完整性分析

如圖6所示，在HFSS建立了以分割電源平面為參考平面的單端微帶信號線的三層印刷電路板的三維電路模型。其中，信號層與電源層間及電源層與地層間均采用厚度為0.8 mm的FR4作為層間介質(zhì)基板，其相對介電常數(shù)εr=4.4，介質(zhì)損耗tanδ=0.02，介質(zhì)型EBG結(jié)構(gòu)的形狀和位置參數(shù)與圖3一致。將端口1與端口2分別設(shè)置為50 Ω，為實現(xiàn)阻抗匹配降低信號的反射把信號層中的單端微帶線阻抗設(shè)置成50 Ω，信號線的走線寬度w=1.5 mm。以端口1作為信號激勵端口，端口2作為信號接收端口，采用集總方式對端口進行激勵，以50 MHz為步長，在0.01～6 GHz頻率范圍內(nèi)對圖6所示三維電路模型進行離散掃頻分析。

對于單端微帶信號線，端口1的返回損耗S11通常用于評價高速信號傳輸過程中信號所產(chǎn)生的反射情況，而端口2對端口1的插入損耗S21通常用于評價信號的傳輸質(zhì)量。如圖7所示，分析了電源平面分割技術(shù)在介質(zhì)基底中只含有FR4的參考板，以及在FR4介質(zhì)基底中周期性布置相對介電常數(shù)εd=850的介質(zhì)型EBG結(jié)構(gòu)的單端微帶信號傳輸線的信號傳輸質(zhì)量的情形。通常認為信號傳輸線的S21大于-3 dB或S11小于-20dB表征信號傳輸質(zhì)量良好。從圖7中可以看出，相較于工作頻率在0.01～6 GHz范圍內(nèi)的參考板，在電源/地平面介質(zhì)基底內(nèi)周期性布置相對介電常數(shù)為εd=850的介質(zhì)型EBG結(jié)構(gòu)，在實現(xiàn)對SSN抑制的同時可以有效緩解信號傳輸質(zhì)量帶來的不利影響，維持較好的信號傳輸質(zhì)量。并且由圖7b)可以看出，當參考板的工作頻率在1.2 GHz左右時，微帶線的信號電流返回路徑阻抗不連續(xù)使高速信號產(chǎn)生了較大的反射，其信號傳輸質(zhì)量已經(jīng)明顯下降，故在此時高速電路已經(jīng)產(chǎn)生了明顯的信號完整性問題。然而相對于在電源/地平面間周期性布置相對介電常數(shù)εd=850的介質(zhì)型EBG結(jié)構(gòu)，其單端微帶信號的插入損耗在某些頻點雖有小幅波動，但在0.01～4.46 GHz范圍內(nèi)單端微帶信號線的插入損耗均大于-3 dB，因此該頻率范圍內(nèi)單端微帶信號線可以保持較好的信號傳輸質(zhì)量。

4 結(jié)論

本文提出了一種將介質(zhì)型EBG結(jié)構(gòu)與電源平面分割技術(shù)相結(jié)合用于抑制高速電路電源/地平面間SSN傳播的新方法。利用三維全波電磁仿真軟件HFSS建立了相應(yīng)的仿真模型，仿真結(jié)果表明本方法不僅在0.01～0.66 GHz與0.91～4.11 GHz范圍內(nèi)實現(xiàn)對SSN的寬頻帶抑制，還能改善用于抑制電源/地平面間SSN傳播的介質(zhì)型EBG結(jié)構(gòu)的低頻工作特性。對以分割電源平面為參考平面的單端微帶線的信號傳輸特性進行了分析，發(fā)現(xiàn)在0.01～4.46 GHz范圍內(nèi)，單端微帶信號線的S11均小于-20 dB，S21均大于-3 dB。故本方法能保證高速電路信號傳輸質(zhì)量良好的情形下，實現(xiàn)對電源/地平面間SSN的有效抑制。