高速數字電路設計技術的應用研究

包寅寅

（遼寧科技大學，遼寧 鞍山 114051）

0 引言

隨著科學的進步與時代的發展，計算機逐漸走進千家萬戶，人們對計算機的要求越來越高，計算機的更新也越來越快，由于計算機也是建立在高速數字電路的基礎上，作為基層的高速數字電路也要不斷地向前進步。而隨著高速數字電路在世界上各個地方的應用越來越廣泛，高速數字電路自身的發展對世界上計算機科技的發展也起到了越來越重要的作用。設計者在設計高速數字電路的時候要對多方面的因子進行詳細的考慮，其中第一個就是設計者設計的高速數字電路的邏輯是否合理， 有一個完整且合理的邏輯，信號才能完整地傳輸，有一個清晰的邏輯以便于對其進行改造；二是要有應變性，即高速數字電路的設計不是一成不變的，要根據實際的情況不斷地對電路進行改造與技術的優化，從而讓通信的質量進一步得到提升。 在設計高速數字電路的時候，所有的設計者都需要長期研究的問題是如何才能夠將設計出來的電路更好地與實際生產生活結合起來，將設計出來的產品更好地運用到實際的生產生活中。

1 高速數字電路的相關的資料

1.1 相關的概念

高速數字電路的一般定義是指含有數字信號的電路在短時間內其數字信號發生了大量的變化，而這一變化導致了該電路所模擬的電路發生了一些改變，其改變的方面有很多，包括但不僅限于電路中相關的電阻、電感以及電容等方面[1]。數字電路的設計十分的復雜，包含了許多重要的理念，但是在這些理念之中有著兩個最重要且設計者必須考慮的理念：第一個理念叫作集總參數系統，集總參數系統可以說是在一種理想的狀況之下考慮電壓與電流的關系，在這個狀態下，它們之間的關系相互獨立不受外界其他因素的影響，同時傳輸的質量盒器件的無關，也就是說在這個狀態之下電路中的數字信號在整個傳輸的過程之中，其信號不會受各種因素的影響，也就是說不會出現電路信號存在著畸形的問題；第二個重要的概念就是分布系統參數，這個參數在數字電路的設計中應用十分廣泛，由于在傳輸信號傳輸的過程中需要考慮各種影響因素，而這個參數就是由此來的，因此，分布系統參數最大的特征就是設計出來的電路與實際運行的效果是十分接近的。

1.2 主要的問題

在設計高速數字電路的時候應該將提高電路傳輸信號的質量作為首要考慮的因素。因為在傳輸過程中能夠對信號質量產生影響的因素有很多，但是對其影響最大的因素就是信號的完整性。一旦信號的完整性被壞了，那么所接收到的信號就不完整，也就是“失真”現象。 失真現象在信號的傳輸中會造成極大的危害，其中最重要的方面就是失真會導致重要的數據在傳輸過程中會受到破壞，對整個電路中數字電路信號的完整性造成極大的影響。 另外，工作環境中出現失真現象會導致系統在工作中出現混亂的現象，從而導致系統在工作中失去應有的功能，無法發揮其該有的作用，其中最為嚴重的是在失真環境下工作將會有極大的可能將整個數字電路系統陷入癱瘓的情景之中，對整個數字電路的運作帶來極大的困難[2]。

2 高速數字電路設計及應用

2.1 信號的完整性設計及應用

高速數字電路能夠在實際的生產生活中得以有效應用的前提是保證其信號的完整性。有相關的研究表明， 對高速數字電路影響的因素主要有以下兩個：第一是反射因素，高速數字電路在其運行的過程中會產生一定的噪聲，但是其在抵抗噪聲的時候也會發生反射的現象，破壞了信道的完整性。 在高速數字電路的線路之中還有可能會存在因負載與阻抗之間不匹配而導致的信道反射問題， 也會破壞信號的完整性。除此之外，高速數字電路在設計的時候，設計者考慮不周而導致所設計的線路連接與規范不符合，會有可能造成線路之間出現相互反射的現象，從而影響信號的完整性。第二個是信號串擾。隨著時代的改變，計算機的小型化、便攜化是一個熱點，這就造成了現今數字電路設計中最大的特征：集成性高。 數字電路的體積日漸縮小，性能還要不打折扣，因此，數字電路內部的線路也就日趨密集， 導線之間的距離大幅度地縮短， 這樣極易導致電路之間出現電磁耦合的現象，然后出現信號串擾的問題， 從而破壞了信號的完整性。由于上述種種原因，設計者在設計高速數字電路過程中要對兩個影響因素進行充分的考慮。既要保證設計出來的數字電路的線路是高集成性的，設計時要將數字電路的線路布局進行合理的安排，又要充分了解其使用的器件的詳細信息，從而保證其各項參數以及負載、阻抗之間能夠相互匹配，以便于設計者在對電路進行設計的過程中，能夠有效地避免或者反射問題以及信號串擾問題，從而保證信號的完整性，以便于在實際生產和生活中能夠滿足其需求。

2.2 電路電源的設計及應用

高速數字電路設計之中要用到很多材料， 因此，要仔細挑選，因為這些器件可以直接對電源的穩定性造成影響，在數字電路的設計中需著重考慮。 電源穩定性是指在運行過程中電路所形成的電源波的形質量。 就目前而言，這設計過程中低電壓源器的應用十分廣泛。根據當下的研究與報告可以得知以下兩個因素應該著重考慮：第一，由于數字電路處于高速運行之中將會產生較大的瞬時電流，產生的瞬時電流會對信號的完整性造成巨大的破壞；第二，在高速數字電路的設計中電感在線路中存在的數量是非常多的，電感數量多了就會導致電路的回路阻抗變得很大，這也會影響電源的完整性。 為避免阻抗耗損，我們要想辦法消除電路的阻抗， 電路沒有阻抗則是一種理想狀態，然而在現實生活中是不可能做到的。鑒于此，設計者在設計高速數字電路的過程中應當著重對這兩方面進行考慮。 在當前高速數字電路的設計之中，最為常用的是銅質材料，但是由于使用銅質材料會產生諧振效應， 再加上銅質材料也不能滿足阻抗的需求，為了滿足實際生產生活中的需要，因此，電路之間普遍采用的是去耦電容。當電路處于不同的頻率之中其所表現出來的電阻與電容的特性并不一致，如在較高的工作頻率下表現出他的電阻特性，可以將電容理解成一個諧振電路串聯與電路之中。

3 高速數字電路設計的發展趨勢探析

首先，應該對電路在運作過程中所產生的噪聲干擾問題進行著重的考慮，還要注意對元件進行仔細的選擇，要充分保證在數字電路中電源和負載、阻抗之間是相互匹配[3]。

其次，在數字電路設計中設計者應當學習如何使用電路模擬技術對電路進行設計，這么做既能提高設計者的效率， 又能將設計的成本進行大幅度的降低。設計時可以對其不同的用途將其拆分為不同的模塊進行設計，最終再進行一個有機的整合，聚合為一個整體。 每個模塊需要反復進行試驗，一是確保設計的方是的可行的，二是使方案實施的穩定性更加高。

4 結語

隨著科學技術的蓬勃發展，計算機的發展日新月異，各種電子器具的更新換代也是越來越快，再加上對計算機小型化， 電器功能復雜化等時代的要求，高速數字電路也更加偏向微型化，集成化，因此，對高速數字電路的設計要求也越來越高。本文旨在針對高速數字電路設計中遇到的種種問題進行一個簡要的分析，其主要是提供給高速數字電路設計者一個理論上的參考。