一種高溫動態老化測試的信號驅動板設計與實現

陸曉峰★，陶知，林凡淼，劉鑫

（中國電子科技集團公司第五十八研究所，江蘇 無錫 214072）

0 引言

老化測試是剔除早期故障集成電路的有效方法，一般集成電路的早期故障期從幾天到幾個月不等，老化測試通過升溫、增加壓力、提高電壓或加載動態信號等方法模擬極端的工作條件，可以將早期故障期縮短到幾天甚至幾小時之內[1]。高溫動態老化就是在高溫環境下對器件輸入各種信號來模擬其工作狀態，同時在輸出端檢測輸出信號的正確與否來達到篩選器件的目的[2]。文獻[3]和[4]中采用的傳統高溫動態老化信號驅動板系統，一般包括嵌入式系統、圖形發生與監測模塊（FPGA）、信號驅動板（CPLD、電平轉換等）與通信接口等，實現了系統軟硬件的可配置，能夠滿足大多數用戶對集成電路高溫老化測試的要求[3-4]。但是整個驅動板系統的構成較為復雜，涉及多個子系統與分模塊，軟件系統聯調聯試較為復雜與繁瑣，并且搭建多個這樣的測試系統周期較長、成本較高，通用性也較差，尤其在小批量、高復雜度、多樣化的測試需求下，這些問題將尤為突出。本文以FPGA為核心，簡化整個高溫動態老化測試信號驅動板系統，設計了一種信號驅動板，具備很好的通用性和擴展性，可滿足多種類的集成電路芯片老化測試需求。

1 信號驅動板設計

根據高溫動態老化測試需求，本文設計的信號驅動板主要包括以下幾個部分：FPGA模塊、時鐘Buffer模塊、電平轉換與信號驅動模塊、LED模塊、通信與Debug接口、電源模塊以及按鍵模塊等。信號驅動板通過耐高溫排線與放置于高溫實驗箱內的老化測試板相連接，將測試信號加載到老化測試板上各待測器件管腳，同時在老化過程中對器件的反饋信號進行回檢，通過配置LED模塊中LED的閃爍、亮或不亮來表示老化測試的進程、正常或者異常等結果。整個老化測試系統架構圖如圖1所示。

圖1 老化測試系統架構圖

1.1 FPGA模塊設計

經過大量調研之后本文采用一款基于XilinxArtix-7系列X C 7 A100 T-2 F G G 484I的高端核心板，其具有512M/1GByte DDR3，256Mbit NORFLASH，101440個邏輯單元數和8個GTP資源，采用高速防反插B2B連接器，尺寸僅70mmí50mm，由專業的PCB Layout可保證信號完整性。FPGA核心板對外有JTAG接口，可以用來下載或者Debug程序，也可使用UART串口與上位機進行通信。

采用FPGA核心板方案相比FPGA單芯片方案具備很大優勢，首先FPGA對供電要求較高，需要搭建較多的外圍電路，設計較為復雜且難度較高（信號一致性與完整性等），再結合BGA封裝的貼裝費用等，導致采用FPGA單芯片設計方案的成本、開發周期等遠超采用FPGA核心板方案。

1.2 電平轉換與信號驅動模塊設計

為了適用于多種具有不同電平信號器件的高溫動態老化需求，需要在信號驅動板上實現不同電平信號之間的轉換匹配。同時由于老化測試時信號驅動板是通過長度約為120cm的耐高溫排線與老化測試板進行連接，為了保證信號的長距離傳輸，還必須考慮信號的驅動能力。

本文采用TI公司的具有三態輸出的8/16位2.5V至3.3V或3.3V至5V，同時又具備±24mA驅動輸出的電平轉換收發器SN74ALVC164245，默認為16位、同向設置，同時預留雙8位、反向設計，由于FPGA核心板I/O電平已設定成3.3V，故預留3.3V至5V的電平轉換。采用此具備了電流驅動能力的電平轉換收發器可以簡化驅動板系統設計、降低成本，同時又能滿足使用需求。

1.3 時鐘Buffer模塊設計

為了增強信號驅動板的通用性與適用性，設計了時鐘Buffer模塊，使其能夠適用于PCI-E接口功能器件的高溫動態老化測試。時鐘Buffer模塊的參考時鐘源可以選用差分晶振100M或者FPGA核心板的GTP差分時鐘，根據實際需求通過選焊電阻進行切換，時鐘Buffer模塊的輸出直接引至信號驅動板接口，通過耐高溫排線即可為老化測試板提供差分時鐘信號。

1.4 LED與按鍵模塊設計

高溫動態老化測試中老化測試系統要能夠體現老化測試過程和結果以便測試人員進行及時地判斷與干預。傳統的監控方法有使用示波器或者邏輯分析儀對測試與反饋信號進行波形檢測，又或者通過觀測和記錄系統運行電流來實現測試過程和結果的監管。這些傳統的監控方法大大增加了老化測試的難度和操作的復雜度，測試效率低下，同時精度也無法保證。本文設計通過對信號驅動板輸出信號與老化測試板反饋信號進行配置設定，使用LED通過其閃爍頻率、亮、不亮等不同的顯示方式來實現對老化測試過程和結果的監控。針對反饋信號本文設計了兩種不同的連接方式：一種為反饋信號直接連接至LED的直連方式；另外一種為反饋信號先經FPGA信號處理后再映射連接至LED的間接方式。由于FPGA的I/O資源有限且需要優化利用，后者連接方式僅用于待測器件中某些需要FPGA做相應處理的關鍵信號，比如復位狀態指示信號、系統時鐘反饋信號等。

老化測試過程中還需要對待測器件的某些信號進行單獨手動干預，比如復位信號等，因此信號驅動板上設計了個按鍵模塊，其控制的信號均連接至接口上，屆時可以用來給老化測試板提供單獨干預信號。

1.5 電源模塊設計

由于采用的FPGA核心板已經集成了電源轉換等外圍器件，無需再提供多路不同的電壓給FPGA供電，所以信號驅動板的整個電源系統設計可以大為簡化。由于FPGA核心板只需DC 12V即可，因此信號驅動板采用DC 12V作為輸入電壓，采用兩個DC-DC模塊將12V輸入分別轉換成其他模塊工作所需的3.3V和5V兩種電壓。DC-DC采用TI公司的PTH12050W，輸出電流最大可達6A，轉換效率高達93%，輸出電壓值在1.2V-5.5V之間通過電阻可配置。同時還預留了一片型號為TPS75501的LDO，其最大輸出電流為5A，轉換效率90%以上，通過此LDO將5V電壓轉換成1.2V。

同時，以上12V輸入經降壓生成的5V、3.3V和1.2V三種電壓均接至信號驅動板的接口上，當老化測試板運行功耗不高的情況下，可由信號驅動板直接供電，可大大減少測試所需線纜，簡化測試系統以及降低成本[5]。

1.6 PCB設計

以上所述各個模塊以及相應外圍電路，經過合理設計與布局在一個PCB板上，為避免眾多耐高溫排線干涉或者遮擋PCB表面的按鍵和LED指示燈，更為了方便與老化測試板相連，信號驅動板所用的DB37接口全部布局在PCB板四周。

2 信號驅動板驗證

本文采用某型橋片來進行信號驅動板的功能驗證，參照如圖1所示老化測試系統，搭建了如圖2所示的功能驗證系統。該型橋片只需在老化測試過程中由外部輸入一組時鐘與數據信號，其余信號可以通過設計老化測試板實現芯片與芯片間對應功能的引腳互聯對接即可實現動態老化測試，可簡化驗證過程。同時該橋片的GPIO還可以定義成回檢信號反饋給信號驅動板，通過配置LED模塊的不同顯示效果來實現老化過程的監控以及結果的判定。

圖2 功能驗證系統

為進一步確認驗證過程，本文還利用了邏輯分析儀分別去捕捉老化測試板上接收的測試數據和信號驅動板上接收回檢數據的I/O口波形數據，如圖3所示。從圖3可知，信號驅動板可以正常輸出測試信號和接收回檢信號，表明該芯片老化測試過程正常且未失效，也說明該信號驅動板達到了預期功能，符合設計要求。

圖3 老化測試信號圖

3 結語

本文選用FPGA核心板作為信號驅動板的主控制芯片，設計了LED顯示模塊實現了對測試數據和回檢數據的實時監控，以便測試人員及時地判斷與干預；通過靈活設計，簡化了外圍子各系統，極大降低了測試系統的復雜度與成本，縮短了軟硬件的開發和調試周期；同時利用FPGA核心板豐富的邏輯資源和靈活的可配置性，即可滿足某一型號器件多工位同時進行老化的需求，又能通過修改配置適用不同器件的老化測試需求，可重復使用，通用性好，顯著降低了測試成本和測試周期，即可以輕松實現“一板多用”，真正達到降本增效的目的。通過軟硬件驗證表明，該信號驅動板設計符合需求、達到預期功能，并且已成功運用于某型芯片的動態老化測試。