多天線數(shù)字高清圖傳電路設(shè)計(jì)與實(shí)現(xiàn)*

張照鋒，李 璟，孫 靜

(南京信息職業(yè)技術(shù)學(xué)院電子信息學(xué)院，江蘇 南京 210023)

我國(guó)幅員遼闊，各種自然災(zāi)害頻發(fā)，對(duì)廣大人民生產(chǎn)生活造成危害的同時(shí)也往往損壞當(dāng)?shù)氐幕A(chǔ)電力與通信設(shè)施，導(dǎo)致當(dāng)?shù)赝ㄐ胖袛?，使得外界難以獲得當(dāng)?shù)氐臑?zāi)害等級(jí)而進(jìn)行裝備和物資的合理調(diào)度，從而大大影響救援工作的部署效率。因此，利用便攜的應(yīng)急通信裝備獲取事故現(xiàn)場(chǎng)的實(shí)時(shí)圖像，將有利于應(yīng)急指揮及救援工作的開(kāi)展。

然而，應(yīng)急通信的圖像傳輸往往涉及到多個(gè)場(chǎng)景的同步采集、并行傳輸和顯示，這對(duì)收發(fā)系統(tǒng)的信道容量有較高要求。而在多天線系統(tǒng)下信道容量將與天線數(shù)量呈一定程度的增長(zhǎng)關(guān)系，與此同時(shí)，采用多天線的系統(tǒng)設(shè)計(jì)可以獲得復(fù)用增益、分集增益從而提升系統(tǒng)的信噪比[1-2]。因此本文采用了ADI 公司的AD9361 射頻收發(fā)器芯片構(gòu)成系統(tǒng)的收發(fā)鏈路，該芯片為直接變頻結(jié)構(gòu)收發(fā)器，可以提供2 路發(fā)送和2 路接收通道，可以將基帶已調(diào)信號(hào)直接上變頻至45 MHz～6 GHz 之間的射頻信號(hào)。然而，較寬的頻帶導(dǎo)致了該芯片的射頻接收端口阻抗的變化范圍較大，而接收前端級(jí)聯(lián)鏈路的阻抗匹配又直接影響著接收機(jī)的靈敏度以及噪聲系數(shù)[3]，因而需要針對(duì)特定的頻點(diǎn)設(shè)計(jì)接收前端匹配電路。在基帶方面，采用XC7Z020 FPGA 來(lái)作為數(shù)據(jù)處理平臺(tái)，通過(guò)在FPGA 中設(shè)計(jì)64QAM 調(diào)制解調(diào)器電路負(fù)責(zé)對(duì)多路圖像數(shù)據(jù)的并行調(diào)制解調(diào)處理。該系統(tǒng)基于軟件無(wú)線電的架構(gòu)，采用了射頻收發(fā)器完成射頻信號(hào)的收發(fā)，在FPGA 的軟件端對(duì)采集的數(shù)據(jù)進(jìn)行了處理，整個(gè)系統(tǒng)具有通用性強(qiáng)等特點(diǎn)，能夠滿足多種場(chǎng)景下的應(yīng)急通信需求。

1 系統(tǒng)設(shè)計(jì)

系統(tǒng)硬件主要由攝像頭、FPGA、DDR3、AD9361、射頻前端電路和電源等組成，系統(tǒng)的結(jié)構(gòu)框圖如圖1 所示。本系統(tǒng)采用攝像頭進(jìn)行現(xiàn)場(chǎng)的圖像采集，在FPGA端完成對(duì)圖像數(shù)據(jù)的讀寫以及調(diào)制等操作，其中攝像頭模組的型號(hào)為OV5640，F(xiàn)PGA 使用的是XC7Z020。

圖1 系統(tǒng)結(jié)構(gòu)框圖

本系統(tǒng)的數(shù)據(jù)處理采用FPGA 協(xié)同ARM 處理的方式。首先，由ARM 處理器驅(qū)動(dòng)攝像頭模塊，并且通過(guò)VDMA IP 核將攝像頭輸出的數(shù)據(jù)送入ARM端的DDR3 存儲(chǔ)器中進(jìn)行緩存；接著，在FPGA 端設(shè)計(jì)DDR3 的讀寫電路以及數(shù)字調(diào)制電路對(duì)讀取的數(shù)據(jù)進(jìn)行基帶調(diào)制，再將已調(diào)信號(hào)寫回DDR3 中；最后，ARM 處理器通過(guò)DMA 的方式將DDR3 中的已調(diào)基帶數(shù)據(jù)傳給AD9361，將基帶信號(hào)變頻至發(fā)送頻段進(jìn)行數(shù)據(jù)的發(fā)送。通過(guò)ARM 處理器進(jìn)行圖像數(shù)據(jù)流的采集與緩存控制、FPGA 進(jìn)行圖像數(shù)據(jù)流的并行調(diào)制處理[8-9]，減少了ARM 處理器的數(shù)據(jù)處理工作的同時(shí)也大大提高了系統(tǒng)的實(shí)時(shí)性。

2 射頻前端電路設(shè)計(jì)

本文設(shè)計(jì)的圖像傳輸系統(tǒng)的中心頻點(diǎn)為5.8 GHz。信號(hào)經(jīng)過(guò)天線接收后通過(guò)阻抗為50 Ω 的共面波導(dǎo)送入帶通濾波器BPJC-542R+，濾除帶外信號(hào)后經(jīng)過(guò)匹配網(wǎng)絡(luò)傳給寬帶巴倫BLJC1-542R+轉(zhuǎn)為差分信號(hào)，最后經(jīng)過(guò)阻抗匹配網(wǎng)絡(luò)送入AD9361 內(nèi)部LNA 的輸入端口。接收前端電路結(jié)構(gòu)如圖2 所示。

圖2 接收前端電路結(jié)構(gòu)圖

在5.8 GHz 頻點(diǎn)時(shí)，由于圖2 中所用的巴倫以及AD9361 內(nèi)部LNA 元件的端口阻抗均不為50 Ω，因此需要在濾波器和巴倫之間、巴倫和LNA 輸入端口之間設(shè)計(jì)阻抗匹配網(wǎng)絡(luò)電路，以保證接收信號(hào)的完整性[9]。本系統(tǒng)接收端阻抗匹配電路的設(shè)計(jì)在ADS 軟件中進(jìn)行。通過(guò)在ADS 中建立濾波器、巴倫、LNA 的S參數(shù)模型，采用微帶單支短截線匹配的方法分別進(jìn)行了濾波器與巴倫、巴倫與LNA 之間的匹配網(wǎng)絡(luò)設(shè)計(jì)，匹配后的級(jí)聯(lián)鏈路相較未匹配電路的傳輸性能有較大提升，S11降低了約27 dB，匹配前后級(jí)聯(lián)鏈路的S11參數(shù)對(duì)比如圖3 所示。

圖3 匹配前后級(jí)聯(lián)鏈路的S11參數(shù)

3 數(shù)字調(diào)制解調(diào)器電路設(shè)計(jì)

由于高清圖像的傳輸對(duì)通信系統(tǒng)的寬帶有較高的要求，在系統(tǒng)帶寬固定的情況下，采用高階的正交調(diào)制可以有效地提升系統(tǒng)的頻帶利用率[4-5]，因此，本系統(tǒng)采用64QAM 的調(diào)制方式對(duì)圖像數(shù)據(jù)進(jìn)行調(diào)制解調(diào)。64QAM 采用兩個(gè)獨(dú)立的基帶波形對(duì)兩個(gè)正交的同頻載波進(jìn)行調(diào)制，利用同一帶寬內(nèi)頻譜的正交性來(lái)實(shí)現(xiàn)兩路數(shù)據(jù)的并行傳輸[9-10]。調(diào)制解調(diào)電路首先讀取PS 端DDR3 中的數(shù)據(jù)進(jìn)行串并轉(zhuǎn)換得到I、Q兩路數(shù)據(jù)，接著分別對(duì)I 路和Q 路數(shù)據(jù)進(jìn)行64QAM的星座映射與成型濾波，最后將濾波得到的兩路數(shù)據(jù)分別進(jìn)行數(shù)字上變頻處理后送入AD9361 的數(shù)據(jù)輸入端口。數(shù)字調(diào)制解調(diào)電路結(jié)構(gòu)如圖4 所示。

圖4 中所示的調(diào)制解調(diào)電路采用AXI 接口進(jìn)行數(shù)據(jù)交互，調(diào)制解調(diào)器首先從PS 端的DDR3 中讀取數(shù)據(jù)，將讀出的數(shù)據(jù)存在FIFO 中，數(shù)據(jù)的長(zhǎng)度為64，數(shù)據(jù)位寬為32 bit，其中低24 bit 為3 個(gè)YUV4:2:2 格式的像素點(diǎn)，高8 bit 為0。將24 bit 數(shù)據(jù)分為4 組6 bit 數(shù)據(jù)。利用FPGA 的并行運(yùn)算特點(diǎn)，在本設(shè)計(jì)中采用了3級(jí)流水線實(shí)現(xiàn)256 組數(shù)據(jù)的同時(shí)并行64QAM 映射，第1 級(jí)流水線將FIFO 中的數(shù)據(jù)賦值給64 個(gè)24 位寄存器，第2 級(jí)流水線將每個(gè)寄存器中的值分為4 組分別進(jìn)行64QAM 映射，在第3 級(jí)流水線完成I 路和Q 路數(shù)據(jù)的合并輸出，所設(shè)計(jì)的3 級(jí)流水線結(jié)構(gòu)如圖5 所示。

圖4 數(shù)字調(diào)制解調(diào)器電路

圖5 數(shù)據(jù)并行映射的流水線實(shí)現(xiàn)

調(diào)制解調(diào)器電路的Modelsim 仿真如圖6 所示。

圖6 數(shù)字調(diào)制電路的Modelsim 仿真

4 電路測(cè)試與分析

在SDK 中進(jìn)行攝像頭驅(qū)動(dòng)程序、DDR3 的讀寫程序以及AD9361 的驅(qū)動(dòng)程序設(shè)計(jì)，在VIVADO 中進(jìn)行64QAM 調(diào)制解調(diào)電路設(shè)計(jì)。將SDK 編譯得到的ELF 文件連同VIVADO 編譯生成的Bit 文件生成bin 文件，連接下載器燒錄到FPGA 的外置FLASH中，電路通過(guò)USB 線連接到PC，電路實(shí)物的正面和背面如圖7 所示。

圖7 電路實(shí)物

將攝像頭采集到的圖像與電路解調(diào)出的圖像通過(guò)USB 上傳到MATLAB 進(jìn)行顯示對(duì)比測(cè)試，同時(shí)在MATLAB 中繪制接收端基帶信號(hào)的64QAM 星座圖。圖像對(duì)比與接收端星座圖如圖8 所示，圖8(b)中上半部分為攝像頭采集到的圖像，下半部分為接收到的圖像。

圖8 電路實(shí)物與測(cè)試

5 結(jié)束語(yǔ)

本文基于軟件無(wú)線電的架構(gòu)，設(shè)計(jì)了多天線高清圖傳電路，通過(guò)在ADS 軟件中采用微帶線匹配的方法對(duì)射頻接收前端級(jí)聯(lián)鏈路的阻抗匹配網(wǎng)絡(luò)的仿真與設(shè)計(jì)，匹配后的級(jí)聯(lián)鏈路在5 760 MHz～5 820 MHz的60 MHz 頻帶內(nèi)的S11低于-40.52 dB，匹配帶寬覆蓋了AD9361 所支持的56 MHz 最大帶寬。同時(shí)，在VIVADO 軟件中進(jìn)行基帶調(diào)制解調(diào)器電路的設(shè)計(jì)，并且將調(diào)制好的圖像數(shù)據(jù)通過(guò)AD9361 進(jìn)行了收發(fā)。經(jīng)測(cè)試，該電路可以進(jìn)行圖像的采集、發(fā)送和接收，能夠滿足于應(yīng)急場(chǎng)景中的寬帶數(shù)據(jù)收發(fā)需求。