多路超聲信號采集與傳輸系統設計

孫 甜 張 碩 龐存鎖

(中北大學 太原 030051)

0 引言

隨著現代電子技術的進一步普及與發展,我們對信息要求越來越高,推動著A/D、D/A采樣率的提高,信息數據的采集和傳輸等主要的信息技術已被廣泛應用于工業、通訊、醫學等眾多領域。

在采集超聲信號時，需要同時監測幾路信號，或者需要接收處理各種信號，并且由于接收各路信號的時間不同，而且接收速率也可能不同，這時就需要使用到多速率信號處理了。由于單通道采樣率提升難度大且成本高，在某些情況下要實現既要采樣率高又要分辨率高時，一般就是用多塊高采樣精度的采樣芯片進行時間上的交錯采樣提高采樣率。在高速采樣設備中由于采樣速率高帶寬大，不能做到實時的傳輸，所以大多數采樣設備都采取數據緩存策略，將前端采樣卡采集的數據信息進行暫時的緩存，然后再進一步進行傳輸。

故本文基于FPGA開發平臺擬設計多路高速高精度數據采集設備結合以太網技術進行數據傳輸，旨在實現大規模數據采集傳輸實時性。

1 總體設計

多路超聲信號采集與傳輸系統[1-4]主要由信號調理、信號采集和數據傳輸三部分組成。總體設計框圖如圖1所示。

圖1 總體設計框圖

4路的模擬信號先通過一個放大電路，FPGA控制A/D轉換器對所輸入的模擬信號進行模數轉換，然后進行數字帶通濾波，最后完成了信號的采集。在以太網進行數據傳輸的過程中，上機位軟件通過以太網芯片向上位機發送一個讀數指令，然后將所有被采集的數據信號通過以太網傳輸返回到上位機，對這些數據都進行顯示、保存。

2 多路超聲信號采集與傳輸系統方案設計

2.1 信號調理模塊

2.1.1 數字帶通濾波器

數字濾波器[5-6]常常被廣泛應用在一定的時域內或頻率范圍內來改變信號的特征，常見的數字濾波器為線性時間非變量(LTI)濾波器。LTI與其他濾波器的輸入和信號之間相互作用,經過一個關于線性卷積的輸入和信號過程,線性卷積這個過程的正式定義和描述如下:

(1)

因為FIR 濾波器相對于IIR濾波器的優勢在：

1)線性相位的性能很容易實現。

2)多頻帶濾波器是可行的。

所以采用FIR濾波器。FIR濾波器的原理如下：

一個數字濾波器的系統函數可以表示為

(2)

輸入和輸出之間的關系的常系數線性差分方程為

(3)

對因果的 FIR系統，式(3)可簡化為

(4)

對于LTI系統，表達式(4)可以更方便地表示為Z域形式為

Y[z]=H[z]X[z]

(5)

用 FIR 的傳遞函數H(z)表示為

(6)

2.1.2 放大電路設計

AD603是一種具有程控增益調整功能的芯片，是一個低噪、90MHz帶寬增益自動調劑的集成運放。

本設計的放大電路選用AD603作為主放大器，采用兩片AD603進行順序級聯的模式進行放大，當DA轉換器電壓在1V～3.5V之間進行變化時，通過兩級AD603可以實現從-20dB～60dB的線性動態范圍。原理圖如圖2所示。

圖2 基于AD603的放大電路原理圖

2.2 信號采集與顯示模塊

2.2.1 AD9238采集原理

系統數據采集[7-10]采用的是黑金高速AD模塊AN9238，它為2路65MSPS，12位的模擬信號轉數字信號模塊。其中AD轉換模塊采用的是ADI公司的AD9238芯片，AD9238芯片支持2 路AD輸入轉換。模擬信號的輸入支持單端模擬信號的輸入，輸入電壓范圍為-5V～+5V。AD9238的原理圖如圖3所示。

圖3 AD9238原理圖

AD9238雙通道AD的數字輸出為+3.3V的CMOS輸出模式，2路通道(A和B)獨立的數據和時鐘。AD數據在時鐘的上升沿轉換數據，FPGA端可用AD時鐘在上升沿采樣的AD數據。AD9238工作的時序電路如圖4所示。

圖4 時序電路圖

2.2.2 偽同步四通道設計

偽同步采集方案的原理如圖5所示。偽同步采集方案與同步采集方案的原理相似，只是偽同步采集方案只采用一路ADC進行數據轉換，前一路數據采集完畢后，下一路模擬開關打開，下一路的采樣保持器上的數據傳到ADC進行數據轉換，之前的采集通道關閉，但是采樣保持器繼續工作，繼續采集現在的數據信息，所以叫偽同步采集。

圖5 偽同步四通道采集

2.2.3 HDMI顯示

本文的設計沒有使用HDMI編碼芯片，而是將FPGA的3.3V差分IO直接連接到HDMI連接器，FPGA完成24位RGB編碼輸出TMDS差分信號。

HDMI[11]顯示屏開始從屏幕左上角開始掃描，并且由左向右逐點掃描。掃描各行后，電子束返回到屏幕左側下一行開始的位置。CRT將接收到消隱電子束，并在各行的末尾使用行同步信號對其進行同步;當掃描全部線路都是形成幀時，用場同步信號與掃描器同步場，使得掃描返回到屏幕的左上角。同時，進行場消隱，開始接收下一幀。

2.3 數據傳輸模塊

2.3.1 ZYQN平臺結構

Zynq-7000平臺[12-16]是本論文設計的核心，采用ARM和FPGA相結合的架構，芯片功能被劃分成 PS 和PL兩部分,PS相當于ARM,而PL也就是 FPGA,是完全靈活的,滿足設計。其中PS和PL兩部分是通過AXI接口來實現互聯的，相比于常用的AHB總線協議,AXI總線具有更好的性能和更高的帶寬,而且這種片內通信模式使數據通信更加可靠、高效,還可以降低功耗。

2.3.2 數據傳輸模塊

AD9238數據經過自定義的IP，自定義的IP將ADC數據轉換成AXI流接口，通過一個Axis_register_slice改善一下時序，然后發送到DMA控制器傳送到HP口寫到PS端的DDR[17]里，最后通過以太網傳輸到上位機。數據傳輸模塊框圖如圖6所示。

圖6 數據傳輸模塊框圖

3 系統各模塊實現

3.1 放大電路

放大前是1VPP的信號，經過放大后實現了5VPP的放大效果，效果對比圖如圖7所示。

3.2 數字帶通濾波器

將AD9238采樣后的信號在Matlab中進行量化，并以“.coe”文件形式輸出,生成的“.coe”文件用來被FPGA中的IP進行調用，以實現信號帶通濾波作用。

信號經過量化后產生的抽頭參數如圖8所示，濾波后的效果圖如圖9所示。

圖8 采集信號進行量化后的抽頭參數

圖9 待濾波信號通過濾波的效果圖

3.3 信號采集和HDMI顯示

3.3.1 ila在線邏輯分析儀如圖10所示。

圖10 ila邏輯分析儀雙通道信號顯示

3.3.2 HDMI顯示如圖11所示。

圖11 HDMI雙通道信號采集顯示

3.4 數據傳輸

串口助手上顯示的IP地址、子網掩碼和默認網關三個內容以及示波器上顯示的波形，說明ad9238采集來的數據通過以太網傳輸實現了。putty中打印的信息顯示圖如圖12所示，示波器(上位機)上顯示的波形如圖13所示。

圖12 putty中打印的信息顯示圖

圖13 示波器(上位機)上顯示的波形

4 系統測試

1)用超聲探頭產生頻率為50kHz的信號，經過AD9238采集后顯示在HDMI上。詳見圖14至圖16。

圖14 50kHz超聲探頭硬件連接圖

圖15 頻率為50kHz的超聲信號示波器顯示

圖16 采集到的50kHz超聲信號HDMI顯示

2)超聲信號頻率為100kHz采集的信號在HDMI上的顯示。詳見圖17至圖19。

圖17 100kHz超聲探頭硬件連接圖

圖19 采集到的100kHz超聲信號HDMI顯示

3)超聲信號頻率為250kHz采集的信號在HDMI上的顯示。詳見圖20至圖22。

圖20 250kHz超聲探頭硬件連接圖

圖21 頻率為250kHz的超聲信號示波器顯示

圖22 采集到的250kHz超聲信號HDMI顯示

4)超聲信號頻率為500kHz采集的信號在HDMI上的顯示。詳見圖23至圖25。

圖23 500kHz超聲探頭硬件連接圖

圖24 頻率為500kHz的超聲信號示波器顯示

圖25 采集到的500kHz超聲信號HDMI顯示

5 結束語

本設計采用zynq-7000系列的ac7010開展多通道的信號采集與傳輸，由于該開發板的排針數量以及以太網芯片的速率，所以采用AD9238實現偽同步四通道信號采集。在信號采集前首先進行了信號的放大：采用了兩片進行順序級聯的AD603實現-20dB～60dB的動態范圍的放大電路；在信號進行采集結束進入傳輸階段使用了數字帶通濾波器，應用的是ac7010的特點，可以將AD9238采集回來的數據在vivado中通過IP核的調用實現帶通濾波的效果，并且因為是數字濾波，所以可以實現傳輸信號頻率的多樣性。因為AC7010是FPGA和ARM結合的開發板，所以AD9238采集的數據經過自定義的IP，將ADC數據轉換成AXI流接口并且改善時序，然后將數據通過DMA控制器傳送到HP口寫到PS端的DDR里，最后通過以太網傳輸到上位機。